目 錄
第一篇 數(shù)字電路理論基礎
第1章 緒論\t(3)
1.1 數(shù)字信號與數(shù)字電路\t(3)
1.2 數(shù)制\t(4)
1.2.1 十進制\t(4)
1.2.2 二進制\t(5)
1.2.3 十六進制\t(5)
1.2.4 不同進制間的轉換\t(6)
1.3 二進制補碼\t(8)
1.4 編碼\t(10)
1.4.1 BCD碼\t(10)
1.4.2 循環(huán)碼\t(11)
1.4.3 ASCII碼\t(12)
習題\t(12)
第2章 邏輯代數(shù)基礎\t(14)
2.1 邏輯運算\t(14)
2.1.1 與邏輯\t(14)
2.1.2 或邏輯\t(15)
2.1.3 非邏輯\t(15)
2.1.4 兩種復合運算\t(16)
2.1.5 兩種特殊運算\t(17)
2.2 邏輯代數(shù)中的公式\t(18)
2.2.1 基本公式\t(18)
2.2.2 常用公式\t(19)
2.2.3 關于異或運算的公式\t(20)
2.3 邏輯代數(shù)中的三種規(guī)則\t(21)
2.3.1 代入規(guī)則\t(21)
2.3.2 反演規(guī)則\t(21)
2.3.3 對偶規(guī)則\t(22)
2.4 邏輯函數(shù)的表示方法\t(22)
2.4.1 真值表\t(23)
2.4.2 邏輯函數(shù)表達式\t(23)
2.4.3 邏輯圖\t(23)
2.5 邏輯函數(shù)表示方法的相互轉換\t(24)
2.5.1 根據函數(shù)表達式畫出邏輯圖\t(24)
2.5.2 從邏輯圖寫出函數(shù)表達式\t(24)
2.5.3 從函數(shù)表達式列出真值表\t(25)
2.5.4 從真值表寫出函數(shù)表達式\t(25)
2.6 邏輯函數(shù)的標準形式\t(26)
2.6.1 標準與或式\t(27)
2.6.2 標準或與式\t(27)
2.7 邏輯函數(shù)的化簡\t(28)
2.8 無關項在邏輯設計中的應用\t(34)
習題\t(37)
第二篇 數(shù)字集成電路
第3章 基本門電路\t(41)
3.1 分立元件門電路\t(42)
3.1.1 二極管與門\t(43)
3.1.2 二極管或門\t(43)
3.1.3 三極管非門\t(44)
3.2 CMOS集成門電路\t(46)
3.2.1 CMOS反相器\t(46)
3.2.2 其他CMOS邏輯門\t(53)
3.2.3 兩種特殊門電路\t(55)
3.2.4 CMOS傳輸門\t(59)
3.3 設計項目\t(61)
習題\t(62)
第4章 常用組合邏輯器件\t(65)
4.1 組合邏輯電路概述\t(65)
4.2 組合邏輯電路的分析與設計方法\t(66)
4.2.1 組合邏輯電路的設計方法\t(66)
4.2.2 組合邏輯電路的分析方法\t(69)
4.3 編碼器\t(71)
4.4 譯碼器\t(74)
4.5 數(shù)據選擇器與數(shù)據分配器\t(81)
4.6 加法器\t(86)
4.7 數(shù)值比較器\t(91)
4.7.1 一位數(shù)值比較器\t(91)
4.7.2 多位數(shù)值比較器\t(92)
4.8 設計項目\t(94)
習題\t(95)
第5章 鎖存器與觸發(fā)器\t(98)
5.1 基本鎖存器及其描述方法\t(98)
5.2 鐘控鎖存器\t(102)
5.3 脈沖觸發(fā)器\t(104)
5.4 邊沿觸發(fā)器\t(108)
5.5 觸發(fā)器的邏輯功能與動作特點\t(110)
5.6 設計項目\t(111)
習題\t(112)
第6章 常用時序邏輯器件\t(116)
6.1 時序電路的結構和分類\t(116)
6.2 時序邏輯電路的功能描述\t(118)
6.3 時序電路的分析與設計方法\t(120)
6.3.1 同步時序電路的分析方法\t(120)
6.3.2 同步時序電路的設計方法\t(123)
6.4 寄存器與移位寄存器\t(131)
6.4.1 寄存器\t(131)
6.4.2 移位寄存器\t(133)
6.5 計數(shù)器\t(137)
6.5.1 同步計數(shù)器設計\t(137)
6.5.2 異步計數(shù)器簡介\t(148)
6.5.3 其他進制計數(shù)器\t(151)
6.5.4 兩種特殊的計數(shù)器\t(156)
6.6 典型時序邏輯單元電路\t(159)
6.6.1 順序脈沖發(fā)生器\t(160)
6.6.2 序列信號產生器\t(161)
6.7 設計項目\t(165)
6.7.1 交通燈控制器設計\t(165)
6.7.2 簡易頻率計設計\t(168)
習題\t(169)
第7章 存儲器\t(173)
7.1 ROM\t(173)
7.2 RAM\t(177)
7.2.1 靜態(tài)RAM\t(177)
7.2.2 動態(tài)RAM\t(178)
7.3 存儲器容量的擴展\t(179)
7.4 基于ROM的組合電路設計\t(180)
7.5 設計項目\t(181)
7.5.1 DDS信號源設計\t(181)
7.5.2 LED點陣控制電路設計\t(184)
習題\t(186)
第8章 脈沖電路\t(188)
8.1 描述脈沖的主要參數(shù)\t(188)
8.2 555定時器\t(189)
8.2.1 施密特電路\t(190)
8.2.2 單穩(wěn)態(tài)電路\t(194)
8.2.3 多諧振蕩器\t(198)
8.3 設計項目\t(202)
習題\t(203)
第9章 數(shù)模與模數(shù)轉換\t(206)
9.1 數(shù)模轉換器\t(206)
9.1.1 權電阻網絡DAC\t(206)
9.1.2 R-2R網絡DAC\t(208)
9.1.3 D/A轉換器主要描述參數(shù)\t(211)
9.2 模數(shù)轉換器\t(212)
9.2.1 采樣-保持電路\t(212)
9.2.2 量化與編碼電路\t(213)
9.2.3 并聯(lián)比較型ADC\t(214)
9.2.4 反饋比較型ADC\t(216)
9.2.5 雙積分型ADC\t(219)
9.2.6 A/D轉換器的性能指標\t(221)
9.3 設計實踐\t(222)
9.3.1 可編程增益放大器設計\t(222)
9.3.2 數(shù)控直流穩(wěn)壓電源設計\t(223)
9.3.3 溫度測量電路設計\t(225)
習題\t(226)
第三篇 數(shù)字設計新技術
第10章 EDA技術簡介\t(229)
10.1 PLD的發(fā)展歷史\t(229)
10.2 硬件描述語言\t(230)
10.2.1 Verilog HDL\t(230)
10.2.2 VHDL\t(231)
10.2.3 System Verilog和SystemC\t(232)
10.3 EDA工具軟件\t(233)
10.3.1 集成開發(fā)環(huán)境\t(233)
10.3.2 仿真軟件\t(233)
10.3.3 綜合軟件\t(234)
10.4 基于EDA技術的設計方法\t(234)
第11章 Verilog硬件描述語言\t(236)
11.1 Verilog HDL基本結構\t(236)
11.1.1 簡單示例\t(236)
11.1.2 模塊的基本結構\t(237)
11.2 三種描述方法\t(241)
11.2.1 行為描述\t(241)
11.2.2 數(shù)據流描述\t(249)
11.2.3 結構描述\t(249)
11.2.4 混合描述\t(252)
11.3 層次化設計方法\t(253)
11.4 Verilog HDL語法\t(254)
11.4.1 基本語法\t(254)
11.4.2 數(shù)據類型\t(257)
11.4.3 參數(shù)定義\t(262)
11.4.4 運算符與表達式\t(262)
11.5 Test Bench測試程序\t(268)
第12章 常用數(shù)字器件的描述\t(271)
12.1 組合邏輯電路的描述\t(271)
12.1.1 基本門電路\t(271)
12.1.2 編碼器\t(271)
12.1.3 譯碼器\t(273)
12.1.4 顯示譯碼器\t(274)
12.1.5 數(shù)據選擇器\t(275)
12.1.6 數(shù)值比較器\t(276)
12.1.7 三態(tài)緩沖器\t(276)
12.1.8 奇偶校驗器\t(277)
12.2 時序邏輯電路描述\t(278)
12.2.1 鎖存器與觸發(fā)器\t(278)
12.2.2 計數(shù)器\t(281)
12.2.3 分頻器\t(283)
12.3 存儲器設計\t(284)
12.4 設計項目\t(285)
12.4.1 100MHz頻率計的設計\t(285)
12.4.2 正弦波信號源設計\t(288)
12.4.3 VGA顯示控制電路設計\t(291)
第13章 有限狀態(tài)機設計\t(298)
13.1 有限狀態(tài)機設計方法\t(298)
13.2 狀態(tài)編碼\t(300)
13.3 狀態(tài)機設計示例\t(300)
13.4 設計項目\t(303)
13.4.1 逐次漸近式A/D轉換器的設計\t(303)
13.4.2 交通燈控制器設計\t(306)
13.4.3 等精度頻率計的設計\t(308)
附錄A 門電路邏輯符號對照表\t(313)
附錄B 常用數(shù)字集成電路引腳速查\t(314)
附錄C 常用集成電路索引\t(316)
參考文獻\t(331)