勇敢的芯伴你玩轉(zhuǎn)Nios II

定　價：￥45.00

作　者：	吳厚航
出版社：	清華大學(xué)出版社
叢編項(xiàng)：
標(biāo)　簽：	暫缺

購買這本書可以去

ISBN：	9787302437840	出版時間：	2016-07-01	包裝：
開本：	16開	頁數(shù)：	191	字?jǐn)?shù)：

內(nèi)容簡介

　　本書使用Altera公司的Cyclone Ⅳ FPGA器件，由淺入深地引領(lǐng)讀者從嵌入式系統(tǒng)設(shè)計(jì)的大處著手，玩轉(zhuǎn)軟核處理器Nios Ⅱ?；谔囟ǖ腇PGA實(shí)驗(yàn)平臺，既有足夠的理論知識深度作支撐，也有豐富的例程進(jìn)行實(shí)踐學(xué)習(xí)，并且穿插著筆者多年FPGA學(xué)習(xí)和開發(fā)過程中的各種經(jīng)驗(yàn)和技巧。對于希望快速入手嵌入式系統(tǒng)軟硬件開發(fā)的初學(xué)者，以及希望從系統(tǒng)層面提升嵌入式開發(fā)能力的學(xué)習(xí)者，本書都是很好的選擇。

作者簡介

　　吳厚航，[網(wǎng)名特權(quán)同學(xué)]：從事FPGA開發(fā)設(shè)計(jì)與板級硬件設(shè)計(jì)工作，專注于FPGA在數(shù)據(jù)采集、實(shí)時控制、傳輸協(xié)議實(shí)現(xiàn)、嵌入式系統(tǒng)等方面的應(yīng)用。擅長記錄、分析并總結(jié)經(jīng)驗(yàn)及技巧。個人技術(shù)博客在業(yè)內(nèi)有的口碑。在著名電子網(wǎng)站EDN China創(chuàng)建的FPGA/CPLD助學(xué)小組成員過萬，提供了眾多適合入門和進(jìn)階的FPGA/CPLD實(shí)驗(yàn)例程以及相關(guān)資料，幫助眾多的初學(xué)者邁入FPGA開發(fā)的殿堂。

圖書目錄

第1章基于Nios Ⅱ處理器的嵌入式系統(tǒng)1．1片上系統(tǒng)概述1．2Nios Ⅱ的優(yōu)勢在哪里1．3基于Nios Ⅱ處理器的FPGA開發(fā)流程第2章實(shí)驗(yàn)平臺“勇敢的芯”板級電路詳解2．1板級電路整體架構(gòu)2．2電源電路2．3復(fù)位與時鐘電路2．3．1關(guān)于FPGA器件的時鐘2．3．2關(guān)于FPGA器件的復(fù)位2．3．3實(shí)驗(yàn)平臺電路解析2．4FPGA下載配置電路2．5SRAM接口電路2．6ADC/DAC芯片電路2．7UART接口電路2．8RTC接口電路2．94×4矩陣按鍵電路2．10VGA顯示接口電路2．11蜂鳴器、數(shù)碼管、流水燈、撥碼開關(guān)電路2．12超聲波接口、外擴(kuò)LCD接口電路第3章Qsys系統(tǒng)創(chuàng)建3．1Qsys系統(tǒng)概述3．2Qsys總線互連3．3Quartus Ⅱ工程創(chuàng)建3．4進(jìn)入Qsys系統(tǒng)3．5Qsys界面簡介3．6新建Qsys系統(tǒng)3．7保存Qsys系統(tǒng)3．8加載Qsys系統(tǒng)勇敢的芯伴你玩轉(zhuǎn)Nios Ⅱ第4章Qsys通用組件添加與互連4．1時鐘組件添加與設(shè)置4．2Nios Ⅱ處理器添加與設(shè)置4．3RAM組件添加與配置4．4Nios Ⅱ處理器復(fù)位向量與異常向量地址設(shè)置4．5System ID組件添加與配置4．6JTAG UART組件添加與配置4．7Timer組件添加與配置4．8UART組件添加與配置4．9蜂鳴器PIO組件添加與配置4．10撥碼開關(guān)PIO組件添加與配置第5章Qsys互連總線概述5．1嵌入式系統(tǒng)的總線5．2AvalonMM總線5．2．1AvalonMM總線寫數(shù)據(jù)操作實(shí)例解析5．2．2AvalonMM總線讀數(shù)據(jù)操作實(shí)例解析5．3AvalonST總線第6章Qsys自定義組件設(shè)計(jì)6．1數(shù)碼管組件6．1．1功能概述6．1．2配置寄存器說明6．1．3組件創(chuàng)建與配置6．1．4組件添加與配置6．1．5組件互連與引出6．2ADC組件6．2．1功能概述6．2．2配置寄存器說明6．2．3組件創(chuàng)建與配置6．2．4組件添加與配置6．2．5組件互連與引出6．3DAC組件6．3．1功能概述6．3．2配置寄存器說明6．3．3組件創(chuàng)建與配置6．3．4組件添加與配置6．3．5組件互連與引出6．4超聲波測距組件6．4．1功能概述6．4．2配置寄存器說明6．4．3組件創(chuàng)建與配置6．4．4組件添加與配置6．4．5組件互連與引出6．5RTC組件6．5．1功能概述6．5．2配置寄存器說明6．5．3組件創(chuàng)建與配置6．5．4組件添加與配置6．5．5組件互連與引出6．6矩陣按鍵組件6．6．1功能概述6．6．2配置寄存器說明6．6．3組件創(chuàng)建與配置6．6．4組件添加與配置6．6．5組件互連與引出第7章Qsys系統(tǒng)生成7．1中斷連接7．2地址分配7．3系統(tǒng)生成7．4Qsys系統(tǒng)例化模板第8章Quartus Ⅱ工程設(shè)計(jì)實(shí)現(xiàn)8．1Verilog頂層文件設(shè)計(jì)8．2語法檢查8．3引腳分配8．4系統(tǒng)編譯第9章軟件開發(fā)工具EDS9．1EDS軟件開啟9．2BSP工程創(chuàng)建9．3開啟BSP Editor9．4BSP Editor設(shè)置9．5BSP工程編譯9．6工程創(chuàng)建9．7C代碼源文件創(chuàng)建9．8軟件應(yīng)用工程編譯9．9移除當(dāng)前工程9．10加載工程9．11移植工程第10章軟件實(shí)驗(yàn)例程10．1Nios Ⅱ?qū)嵗瓾ello NIOS II10．1．1軟件功能概述10．1．2軟件代碼解析10．1．3板級調(diào)試10．2Nios Ⅱ?qū)嵗甋ystem ID與Timestamp10．2．1軟件功能概述10．2．2軟件代碼解析10．2．3板級調(diào)試10．3Nios Ⅱ?qū)嵗澍Q器定時鳴叫10．3．1軟件功能概述10．3．2軟件代碼解析10．3．3板級調(diào)試10．4Nios Ⅱ?qū)嵗畵艽a開關(guān)輸入GIO控制10．4．1軟件功能概述10．4．2軟件代碼解析10．4．3板級調(diào)試10．5Nios Ⅱ?qū)嵗攵〞r數(shù)碼管顯示10．5．1軟件功能概述10．5．2軟件代碼解析10．5．3板級調(diào)試10．6Nios Ⅱ?qū)嵗瓺AC遞增輸出10．6．1軟件功能概述10．6．2軟件代碼解析10．6．3板級調(diào)試10．7Nios Ⅱ?qū)嵗瓵DC采集打印10．7．1軟件功能概述10．7．2軟件代碼解析10．7．3板級調(diào)試10．8Nios Ⅱ?qū)嵗甎ART收發(fā)10．8．1軟件功能概述10．8．2軟件代碼解析10．8．3板級調(diào)試10．9Nios Ⅱ?qū)嵗甊TCUART時間打印10．9．1軟件功能概述10．9．2軟件代碼解析10．9．3板級調(diào)試10．10Nios Ⅱ?qū)嵗甊TCUART時間重置10．10．1軟件功能概述10．10．2軟件代碼解析10．10．3板級調(diào)試10．11Nios Ⅱ?qū)嵗暡y距10．11．1軟件功能概述10．11．2軟件代碼解析10．11．3板級調(diào)試10．12Nios Ⅱ?qū)嵗管嚴(yán)走_(dá)10．12．1軟件功能概述10．12．2軟件代碼解析10．12．3板級調(diào)試10．13Nios Ⅱ?qū)嵗仃嚢存I值采集10．13．1軟件功能概述10．13．2軟件代碼解析10．13．3板級調(diào)試10．14Nios Ⅱ?qū)嵗仃嚢存I可調(diào)的ADC/DAC實(shí)例10．14．1軟件功能概述10．14．2軟件代碼解析10．14．3板級調(diào)試10．15Nios Ⅱ?qū)嵗?jì)算器10．15．1軟件功能概述10．15．2軟件代碼解析10．15．3板級調(diào)試第11章FPGA器件的代碼固化11．1嵌入式軟件HEX文件生成11．2程序存儲器初始化文件加載11．3JIC燒錄文件生成11．4JTAG燒錄配置