CPLD/FPGA應(yīng)用項目教程

出版說明
前言
第1章 學習使用可編程邏輯器件開發(fā)環(huán)境
1.1 任務(wù)—基于原理圖的全加器設(shè)計
1.1.1 認識可編程邏輯器件
1.1.2 CPLD/FPGA開發(fā)語言和開發(fā)流程
1.1.3 Quartus Ⅱ開發(fā)環(huán)境及應(yīng)用
1.1.4 一位全加器設(shè)計
1.2 知識歸納與梳理
1.3 本章習題
1.4 項目實踐練習
1.4.1 實踐練習1—原理圖輸入設(shè)計多位全加器
1.4.2 實踐練習2—3線?8線譯碼器設(shè)計
1.4.3 實踐練習3—十二進制計數(shù)器設(shè)計
第2章 VHDL語言基礎(chǔ)設(shè)計
2.1 任務(wù)1—基本門電路設(shè)計
2.1.1 VHDL的基本結(jié)構(gòu)
2.1.2 數(shù)據(jù)類型
2.1.3 數(shù)據(jù)對象
2.1.4 運算符
2.1.5 設(shè)計實例
2.2 任務(wù)2—4選1數(shù)據(jù)選擇器設(shè)計
2.2.1 選擇信號賦值語句
2.2.2 條件信號賦值語句
2.2.3 元件例化語句
2.2.4 設(shè)計實例
2.2.5 進程語句
2.2.6 其他并行語句
2.3 任務(wù)3—N進制計數(shù)器設(shè)計
2.3.1 IF語句
2.3.2 CASE語句
2.3.3 LOOP語句
2.3.4 NEXT語句和EXIT語句
2.3.5 其他順序語句
2.3.6 設(shè)計實例
2.4 知識歸納與梳理
2.5 本章習題
2.6 項目實踐練習
2.6.1 實踐練習1—七種基本門電路的設(shè)計
2.6.2 實踐練習2—邏輯表達式Y(jié)=a+bc設(shè)計
2.6.3 實踐練習3—2線?4線譯碼器設(shè)計
2.6.4 實踐練習4—8選1數(shù)據(jù)選擇器設(shè)計
2.6.5 實踐練習5—四位移位寄存器的設(shè)計
2.6.6 實踐練習6—四人搶答器的設(shè)計
2.6.7 實踐練習7—8線－3線優(yōu)先編碼器的設(shè)計
2.6.8 實踐練習8—八位奇校驗器的設(shè)計
2.6.9 實踐練習9—十分頻模塊設(shè)計
2.6.10 實踐練習10—四位二進制可逆計數(shù)器的設(shè)計
2.6.11 實踐練習11—二十四進制計數(shù)器的設(shè)計
第3章 數(shù)字系統(tǒng)設(shè)計與實踐
3.1 任務(wù)1—數(shù)字鐘系統(tǒng)設(shè)計
3.1.1 數(shù)字鐘系統(tǒng)設(shè)計分析
3.1.2 數(shù)字鐘系統(tǒng)頂層設(shè)計
3.1.3 數(shù)字鐘系統(tǒng)功能模塊設(shè)計
3.1.4 引腳配置與下載驗證
3.2 任務(wù)2—數(shù)字電壓表設(shè)計
3.2.1 有限狀態(tài)機
3.2.2 數(shù)字電壓表設(shè)計
3.3 任務(wù)3—簡易波形發(fā)生器設(shè)計
3.3.1 簡易波形發(fā)生器頂層設(shè)計
3.3.2 ROM設(shè)計
3.3.3 其他功能模塊的設(shè)計
3.3.4 DDS信號發(fā)生器
3.3.5 嵌入式邏輯分析儀的使用
3.4 任務(wù)4—數(shù)字頻率計設(shè)計
3.4.1 測頻原理分析
3.4.2 頻率計頂層設(shè)計
3.4.3 功能模塊設(shè)計
3.4.4 下載驗證
3.5 任務(wù)5—直流電動機控制器設(shè)計
3.5.1 PWM控制直流電動機設(shè)計
3.5.2 步進電動機的控制設(shè)計
3.5.3 測試文件的編寫
3.5.4 Model Sim的應(yīng)用
3.6 知識歸納與梳理
3.7 本章習題
3.8 項目實踐練習
3.8.1 實踐練習1—按鍵防抖動設(shè)計
3.8.2 實踐練習2—矩陣鍵盤設(shè)計
3.8.3 實踐練習3—秒表設(shè)計
3.8.4 實踐練習4—多路彩燈控制器設(shè)計
3.8.5 實踐練習5—交通燈控制器設(shè)計
3.8.6 實踐練習6—鎖相環(huán)應(yīng)用設(shè)計
3.8.7 實踐練習7—RAM應(yīng)用設(shè)計
附錄 基本門電路符號對照表
參考文獻