CMOS模擬集成電路EDA設(shè)計技術(shù)

第1章 CMOS模擬集成電路EDA技術(shù)
1．1 CMOS模擬集成電路EDA技術(shù)概述
1．2 CMOS模擬集成電路設(shè)計流程
1．3 CMOS模擬集成電路EDA工具分類
1．4 CMOS晶體管EDA仿真模型
1．5 小結(jié)
第2章 電路設(shè)計及仿真工具 Cadence Spectre
2．1 Spectre的特點
2．2 Spectre的仿真設(shè)計方法
2．3 Spectre與其他EDA軟件的連接
2．4 Spectre的基本操作
2．5 Spectre庫中的基本器件
2．6 小結(jié)
第3章 Cadence Spectre設(shè)計應(yīng)用
3．1 Spectre仿真基本流程
3．2 運算放大器的設(shè)計與仿真
3．3 小結(jié)
第4章 電路設(shè)計及仿真工具 Synopsys Hspice
4．1 Hspice簡介
4．2 Hspice仿真窗口簡介
4．3 Hspice仿真網(wǎng)表描述
4．4 元件語句描述
4．4．1 源元件語句描述
4．4．2 有源元件語句描述
4．4．3 激勵源元件語句描述
4．5 元件模型語句描述
4．6 子電路語句描述
4．7 庫文件語句描述
4．8 電路分析結(jié)果輸出語句
4．9 常用仿真控制語句
4．10 電路基礎(chǔ)仿真分析語句
4．10．1 直流仿真分析語句
4．10．2 瞬態(tài)仿真分析語句
4．10．3 交流仿真分析語句
4．11 小結(jié)
第5章 Synopsys Hspice設(shè)計應(yīng)用
5．1 Hspice的基本設(shè)計流程
5．2 運算放大器的Hspice的設(shè)計與仿真
5．3 小結(jié)
第6章 物理版圖設(shè)計工具 Virtuoso Layout Editor
6．1 Virtuoso 界面介紹
6．2 Virtuoso 基本操作
6．3 運算放大器版圖設(shè)計實例
6．3．1 NMOS晶體管版圖設(shè)計
6．3．2 運算放大器版圖設(shè)計
6．4 小結(jié)
第7章 版圖驗證及參數(shù)反提工具Mentor Calibre
7．1 Calibre DRC檢查
7．2 Calibre LVS檢查
7．3 Calibre參數(shù)提取
7．4 Calibre與Hspice的后仿真驗證
7．5 小結(jié)