用于邏輯綜合的VHDL（第3版）

第1章 引言
1.1 VHDL設計周期
1.2 VHDL的起源
1.3 標準化過程
1.4 VHDL標準的統(tǒng)
1.5 可移植性
第2章 寄存器傳輸級設計
2.1 RTL設計階段
2.2 電路舉例
2.3 確定數(shù)據(jù)運算
2.4 確定數(shù)據(jù)精度
2.5 確定所用資源
2.6 運算資源的配置
2.7 設計控制器
2.8 設計復位機制
2.9 RTL設計的VHDL描述
2.10 綜合結果
第3章 組合邏輯
3.1 設計單元
3.2 實體和結構體
3.3 仿真模型
3.4 綜合模板
3.5 信號和端口
3.6 初始值
3.7 簡單信號的賦值
3.8 條件信號賦值
3.9 受選信號賦值
3.10 樣例
第4章 基本類型
4.1 可綜合的類型
4.2 標準類型
4.3 標準操作符
4.4 比特（bit）類型
4.5 布爾（boolean）類型
4.6 整數(shù)（Integer）類型
4.6.1 Type Integer
4.6.2 自定義整數(shù)
4.6.3 整數(shù)子類型
4.6.4 綜合解釋
4.7 枚舉類型
4.8 多值邏輯類型
4.9 記錄
4.10 數(shù)組
4.11 集合體、字符串和位串
4.12 屬性
4.12.1 整數(shù)類型和枚舉類型
4.12.2 數(shù)組屬性
4.13 關于被選中信號賦值的幾個問題
第5章 操作符
5.1 標準操作符
5.2 操作符的優(yōu)先級
5.3 布爾操作符
5.4 比較操作符
5.4.1 綜合解釋
5.4.2 整數(shù)類型和枚舉類型
5.4.3 數(shù)組類型
5.5 移位操作符
5.5.1 固定移位位數(shù)
5.5.2 可變移位位數(shù)
5.6 算術操作符
5.6.1 綜合解釋
5.6.2 正號
5.6.3 負號
5.6.4 求絕對值操作符abs
5.6.5 加法操作符
5.6.6 減法操作符
5.6.7 乘法操作符
5.6.8 除法操作符
5.6.9 求模操作符
5.6.10 求余操作符
5.6.11 冪指數(shù)操作符
5.7 拼接操作符
第6章 綜合類型
6.1 綜合類型系統(tǒng)
6.2 使程序包可見
6.2.1 情景1：由供應商提供的VHDL-2008程序包
6.2.2 情景2：使用VHDL-1993兼容程序包
6.2.3 VHDL-2008 Context（上下文）聲明
6.3 邏輯類型- Std_Logic_1164
6.3.1 std-logic-位邏輯類型
6.3.2 std-logic-vector-多位邏輯類型
6.3.3 操作符
6.3.4 比較操作符
6.3.5 布爾操作符
6.3.6 移位操作符
6.4 數(shù)值類型-Numeric-Std
6.4.1 所提供的類型
6.4.2 Resize函數(shù)
6.4.3 操作符
6.4.4 比較操作符
6.4.5 布爾操作符
6.4.6 移位操作符
6.4.7 算術操作符
6.5 定點類型- Fixed_Pkg
6.5.1 提供的類型
6.5.2 溢出模式和下溢模式
6.5.3 Resize函數(shù)
6.5.4 操作符
6.5.5 比較操作符
6.5.6 布爾操作符
6.5.7 移位操作符
6.5.8 算術操作符
6.5.9 實用函數(shù)
6.6 浮點類型-Float_Pkg
6.6.1 Float類型
6.6.2 解釋浮點數(shù)
6.6.3 溢出，下溢和錯誤模式
6.6.4 舍入模式
6.6.5 模式選擇
6.6.6 函數(shù)和操作符
6.6.7 分類函數(shù)
6.6.8 操作符
6.6.9 比較操作符
6.6.10 布爾操作符
6.6.11 算術操作符
6.6.12 Resize函數(shù)
6.6.13 實用函數(shù)
6.7 類型轉換
6.7.1 位保留轉換
……
第7章 Std-Logic-Arith（標準算術
第8章 時序VHDL
第9章 寄存器
第10章 層次結構
第11章 子程序
第12章 特殊結構
第13章 測試平臺
第14章 庫
第15章 案例分析
附錄A 程序包列表
附錄B 語法參考
參考文獻