計算機硬件技術基礎

第一部分 數(shù)字電路與計算機邏輯部件基礎
第1章 數(shù)據(jù)在計算機中的運算及表示形式
1.1 進位記數(shù)制
1.1.1 進位記數(shù)制及其基數(shù)和權
1.1.2 幾種常用的進位記數(shù)制
1.2 不同進位制數(shù)之間的轉換
1.2.1 二進制數(shù)轉換為十進制數(shù)
1.2.2 十進制數(shù)轉換為二進制數(shù)
1.3 二進制數(shù)的算術運算和邏輯運算
1.3.1 二進制數(shù)的算術運算
1.3.2 二進制數(shù)的邏輯運算
1.3.3 移位運算
1.4 數(shù)據(jù)在計算機中的表示形式
1.4.1 機器數(shù)與真值
1.4.2 常見的機器數(shù)表示形式
1.4.3 數(shù)的定點表示與浮點表示
1.4.4 二一十進制編碼
1.5 二進制信息的計量單位
習題1
第2章 邏輯代數(shù)與基本邏輯門電路
2.1 邏輯代數(shù)的基本概念
2.1.1 邏輯代數(shù)的特點
2.1.2 基本邏輯運算
2.1.3 邏輯函數(shù)
2.1.4 邏輯函數(shù)的相等
2.2 邏輯代數(shù)的基本公式
2.3 邏輯函數(shù)的代數(shù)化簡法
2.3.1 “與或”表達式的化簡
2.3.2 “或與”表達式的化簡
2.4 基本邏輯門電路
2.4.1 分立元件的門電路
2.4.2 集成門電路
2.4.3 MOS門電路
2.4.4 常用邏輯門的圖形符號
習題2
第3章 數(shù)字邏輯電路及其在計算機中的應用
3.1 基本概念
3.1.1 最小項
3.1.2 最小項的性質
3.1.3 最小項表達式
3.2 邏輯函數(shù)的卡諾圖化簡法
3.2.1 卡諾圖
3.2.2 卡諾圖的編號
3.2.3 用卡諾圖化簡邏輯函數(shù)
3.3 不完全規(guī)定的邏輯函數(shù)及其化簡方法
3.3.1 無關最小項的概念
3.3.2 利用無關最小項化簡邏輯函數(shù)
3.4 組合邏輯電路的分析與設計
3.4.1 組合邏輯電路的分析
3.4.2 組合邏輯電路的設計
3.5 計算機中常用的組合邏輯部件
3.5.1 加法器
3.5.2 譯碼器
3.5.3 編碼器
3.5.4 多路選擇器
3.5.5 多路分配器
3.6 時序電路的基本單元一觸發(fā)器
3.6.1 RS觸發(fā)器
3.6.2 觸發(fā)器外部邏輯特性的描述
3.6.3 維阻D觸發(fā)器
3.6.4 主從JK觸發(fā)器
3.6.5 T觸發(fā)器
3.6.6 觸發(fā)器的時間參數(shù)
……
第二部分 計算機的基本結構與匯編語言程序設計
第三部分 存儲器與I/O接口技術
第四部分 高性能微處理器技術
附錄A DOS功能調用（INT21H）
附錄B BIOS中斷調用
附錄C 調試程序DEBUG的使用
附錄D 部分習題參考答案
參考文獻