嵌入式計算系統(tǒng)設計原理（原書第3版）

出版者的話
譯者序
序言
第3版前言
第2版前言
第1版前言
第1章  嵌入式計算
1.1  引言
1.2  復雜系統(tǒng)與微處理器
1.2.1  嵌入式計算機
1.2.2  嵌入式計算應用的特點
1.2.3  為什么要使用微處理器
1.2.4  網(wǎng)絡物理系統(tǒng)
1.2.5  嵌入式計算系統(tǒng)設計所面臨的挑戰(zhàn)
1.2.6  嵌入式計算系統(tǒng)的性能
1.3  嵌入式系統(tǒng)的設計過程
1.3.1  需求
1.3.2  規(guī)格說明
1.3.3  體系結構設計
1.3.4  設計硬件組件和軟件組件
1.3.5  系統(tǒng)集成
1.3.6  系統(tǒng)設計的形式化方法
1.3.7  結構描述
1.3.8  行為描述
1.4  設計示例：模型火車控制器
1.4.1  需求
1.4.2  DCC
1.4.3  概念性規(guī)格說明
1.4.4  詳細的規(guī)格說明
1.4.5  本節(jié)所學內容
1.5  本書概覽
1.5.1  第2章：指令系統(tǒng)
1.5.2  第3章：CPU
1.5.3  第4章：計算平臺
1.5.4  第5章：程序設計和分析
1.5.5  第6章：進程和操作系統(tǒng)
1.5.6  第7章：系統(tǒng)設計技術
1.5.7  第8章：網(wǎng)絡和多處理器
1.6  總結
本章學習要點
推薦讀物
習題
實驗練習
第2章  指令系統(tǒng)
2.1  引言
2.2  預備知識
2.2.1  計算機體系結構分類
2.2.2  匯編語言
2.2.3  超長指令字處理器
2.3  ARM處理器
2.3.1  處理器和存儲器組織
2.3.2  數(shù)據(jù)操作
2.3.3  控制流
2.3.4  高級ARM特性
2.4  PICmicro中檔系列
2.4.1  處理器和存儲器組織
2.4.2  數(shù)據(jù)操作
2.4.3  控制流
2.5  TIC55xDSP
2.5.1  處理器和存儲器組織
2.5.2  尋址方式
2.5.3  數(shù)據(jù)操作
2.5.4  流程控制
2.5.5  C編碼準則
2.6  TIC64x
2.7  總結
本章學習要點
推薦讀物
習題
實驗練習
第3章  CPU
3.1  引言
3.2  輸入/輸出編程
3.2.1  輸入/輸出設備
3.2.2  輸入/輸出原語
3.2.3  忙等I/O
3.2.4  中斷
3.3  管態(tài)、異常和陷阱
3.3.1  管態(tài)
3.3.2  異常
3.3.3  陷阱
3.4  協(xié)處理器
3.5  存儲系統(tǒng)機制
3.5.1  高速緩存
3.5.2  存儲管理單元和地址轉換
3.6  CPU的性能
3.6.1  流水線技術
3.6.2  高速緩存的性能
3.7  CPU的功耗
3.8  設計示例：數(shù)據(jù)壓縮器
3.8.1  需求和算法
3.8.2  規(guī)格說明
3.8.3  程序設計
3.8.4  測試
3.9  總結
本章學習要點
推薦讀物
習題
實驗練習
第4章  計算平臺
4.1  引言
4.2  基本計算平臺
4.2.1  平臺硬件組件
4.2.2  平臺軟件組件
4.3  CPU總線
4.3.1  總線結構和協(xié)議
4.3.2  DMA
4.3.3  系統(tǒng)總線配置
4.4  存儲設備和系統(tǒng)
4.5  計算平臺的設計
4.5.1  示例平臺
4.5.2  平臺選擇
4.5.3  知識產(chǎn)權
4.5.4  開發(fā)環(huán)境
4.5.5  調試技術
4.5.6  調試難點
4.6  消費類電子設備的體系結構
4.6.1  消費類電子設備的用例和需求
4.6.2  文件系統(tǒng)
4.7  平臺級性能分析
4.8  設計示例：鬧鐘
4.8.1  需求
4.8.2  規(guī)格說明
4.8.3  系統(tǒng)體系結構
4.8.4  組件設計與測試
4.8.5  系統(tǒng)集成與測試
4.9  設計示例：音頻播放器
4.9.1  工作原理和需求
4.9.2  規(guī)格說明
4.9.3  系統(tǒng)體系結構
4.9.4  組件設計與測試
4.9.5  系統(tǒng)集成與調試
4.10  總結
本章學習要點
推薦讀物
習題
實驗練習
第5章  程序設計與分析
5.1  引言
5.2  嵌入式程序組件
5.2.1  狀態(tài)機
5.2.2  循環(huán)緩沖區(qū)和面向流的程序設計
5.2.3  隊列和生產(chǎn)者/消費者系統(tǒng)
5.3  程序模型
5.3.1  數(shù)據(jù)流圖
5.3.2  控制/數(shù)據(jù)流圖
5.4  匯編、連接和裝載
5.4.1  匯編程序
5.4.2  連接
5.4.3  目標代碼設計
5.5  編譯技術
5.5.1  編譯處理
5.5.2  基本編譯方法
5.5.3  編譯器優(yōu)化
5.6  程序級性能分析
5.6.1  程序性能的要素
5.6.2  測量驅動的性能分析
5.7  軟件性能優(yōu)化
5.7.1  循環(huán)優(yōu)化
5.7.2  cache優(yōu)化
5.7.3  性能優(yōu)化策略
5.8  程序級功耗分析與優(yōu)化
5.9  程序大小的分析與優(yōu)化
5.10  程序驗證與測試
5.10.1  白盒測試
5.10.2  黑盒測試
5.10.3  評估功能測試
5.11  設計示例：軟件調制解調器
5.11.1  工作原理和需求
5.11.2  規(guī)格說明
5.11.3  系統(tǒng)體系結構
5.11.4  組件設計與測試
5.11.5  系統(tǒng)集成與測試
5.12  設計示例：數(shù)碼相機
5.12.1  工作原理和需求
5.12.2  規(guī)格說明
5.12.3  系統(tǒng)體系結構
5.12.4  組件設計與測試
5.12.5  系統(tǒng)集成與測試
5.13  總結
本章學習要點
推薦讀物
習題
實驗練習
第6章  進程和操作系統(tǒng)
6.1  引言
6.2  多任務和多進程
6.3  多速率系統(tǒng)
6.3.1  進程的時限要求
6.3.2  CPU使用率度量
6.3.3  進程狀態(tài)與調度
6.3.4  運行周期性進程
6.4  可搶占的實時操作系統(tǒng)
6.4.1  兩個基本概念
6.4.2  進程和上下文
6.4.3  進程和面向對象的設計
6.5  基于優(yōu)先級的調度
6.5.1  單一速率調度
6.5.2  共享資源
6.5.3  優(yōu)先級反轉
6.5.4  最早截止時限優(yōu)先調度
6.5.5  RMS和EDF的比較
6.5.6  模型化的假設的詳細介紹
6.6  進程間通信機制
6.6.1  共享內存通信
6.6.2  消息傳遞
6.6.3  信號
6.6.4  郵箱
6.7  評估操作系統(tǒng)性能
6.8  進程的功耗優(yōu)化策略
6.9  實時操作系統(tǒng)舉例
6.9.1  POSIX
6.9.2  WindowsCE
6.10  設計示例：電話應答機
6.10.1  工作原理和需求
6.10.2  規(guī)格說明
6.10.3  系統(tǒng)體系結構
6.10.4  組件設計和測試
6.10.5  系統(tǒng)集成和測試
6.11  設計示例：發(fā)動機控制單元
6.11.1  工作原理和需求
6.11.2  規(guī)格說明
6.11.3  系統(tǒng)體系結構
6.11.4  組件設計與測試
6.11.5  系統(tǒng)集成與測試
6.12  總結
本章學習要點
推薦讀物
習題
實驗練習
第7章  系統(tǒng)設計技術
7.1  引言
7.2  設計方法學
7.2.1  為什么需要設計方法學
7.2.2  設計流
7.3  需求分析
7.4  規(guī)格說明
7.4.1  面向控制的規(guī)格說明語言
7.4.2  改進的規(guī)格說明
7.5  系統(tǒng)分析和結構設計
7.6  質量保證
7.6.1  質量保證技術
7.6.2  檢驗規(guī)格說明
7.6.3  設計評審
7.7  總結
本章學習要點
推薦讀物
習題
實驗練習
第8章  網(wǎng)絡和多處理器
8.1  引言
8.2  為什么要使用網(wǎng)絡和多處理器
8.3  多處理器分類
8.4  分布式嵌入式系統(tǒng)
8.4.1  網(wǎng)絡抽象模型
8.4.2  CAN總線
8.4.3  汽車和飛機上的分布式計算
8.4.4  I2C總線
8.4.5  以太網(wǎng)
8.4.6  因特網(wǎng)
8.5  多處理器片上系統(tǒng)和共享存儲多處理器
8.5.1  異構共享存儲多處理器
8.5.2  加速器
8.5.3  加速器性能分析
8.5.4  調度和分配
8.6  設計示例：視頻加速器
8.6.1  視頻壓縮
8.6.2  算法和需求
8.6.3  規(guī)格說明
8.6.4  體系結構
8.6.5  組件設計
8.6.6  系統(tǒng)測試
8.7  應用示例：CD
8.8  總結
本章學習要點
推薦讀物
習題
實驗練習
術語
索引