數(shù)字邏輯設(shè)計實驗教程

第1章  計算機(jī)硬件實驗統(tǒng)一平臺系統(tǒng)原理與使用介紹     1．1  可編程邏輯器件     1．2  計算機(jī)硬件實驗統(tǒng)一平臺系統(tǒng)主板結(jié)構(gòu)     1．3  系統(tǒng)軟件使用 第2章  硬件描述語言VHDL．簡介     2．1  硬件描述語言概述     2．1．1  電路的結(jié)構(gòu)與行為     2．1．2  信號與延遲     2．1．3  VHDI。語言     2．2  VHDI。源程序基本結(jié)構(gòu)     2．2．1  實體說明       2．2．2  結(jié)構(gòu)體       2．2．3  程序包       2．2．4  設(shè)計庫       2．3   VHDI。對象與數(shù)據(jù)類型       2．3．1  VHDI。文字規(guī)則      2．3．2  對象      2．3．3  常用數(shù)據(jù)類型     2．3．4  子類型     2．4  進(jìn)程      2．4．1  進(jìn)程聲明     2．4．2  進(jìn)程的激活與掛起     2．4．3  等待語句wait     2．5  順序行為描述     2．5．1  順序賦值語句     2．5．2  順序控制語句     2．6  并行行為模型     2．7  層次化設(shè)計     2．7．1  層次化設(shè)計的概念     2．7．2  元件例化     2．7．3  一位全加器設(shè)計實例     2．8  狀態(tài)機(jī)設(shè)計 第3章  QuartusⅡ使用入門     3．1  QuartusⅡ簡介     3．2  QuartusⅡ設(shè)計流程     3．2．1  創(chuàng)建工程     3．2．2  設(shè)計輸入     3．2．3  分析綜合     3．2．4  仿真     3．2．5  編譯     3．2．6  編程下載     3．3  QuartusⅡ工程示例     3．3．1  原理圖輸入方式     3．3．2  硬件描述語言輸人方式     3．4  生成片內(nèi)器件 第4章  本地FPGA實驗     4．1  基本實驗     實驗1  rPGA使用方法及多路選擇器設(shè)計     實驗2  基本組合邏輯電路設(shè)計     實驗3  基本時序邏輯電路設(shè)計     4．2  綜合實驗     實驗4—1  用狀態(tài)機(jī)實現(xiàn)簡單計算器     實驗4—2  VGA顯示控制器設(shè)計     實驗4—3  PS／2鍵盤接口控制器設(shè)計     實驗4—4  簡單計算器整體調(diào)試-     實驗5  用狀態(tài)機(jī)實現(xiàn)序列檢測器     實驗6  數(shù)字鐘設(shè)計與實現(xiàn)     實驗7  電子琴設(shè)計與實現(xiàn)     實驗8  點燈游戲 第5章  遠(yuǎn)程實驗     5．1  基本實驗     實驗1  點亮數(shù)字人生     實驗2  多路選擇器     實驗3  四位加法器     實驗4  一位十進(jìn)制加法器      5．2  綜合實驗     實驗1  計數(shù)器的設(shè)計     實驗2  數(shù)字鐘     實驗3  用狀態(tài)機(jī)實現(xiàn)序列檢測 附錄  CHULPl信號名與芯片引腳對照表