計算機(jī)系列教材：數(shù)字邏輯設(shè)計（第2版）

定　價：￥39.50

作　者：	薛宏熙，胡秀珠著
出版社：	清華大學(xué)出版社
叢編項：
標(biāo)　簽：	大學(xué)教材教輔計算機(jī)控制與仿真計算機(jī)與互聯(lián)網(wǎng) 教材教輔

購買這本書可以去

ISBN：	9787302280323	出版時間：	2012-07-01	包裝：	平裝
開本：	16開	頁數(shù)：	332	字?jǐn)?shù)：

內(nèi)容簡介

　　《計算機(jī)系列教材：數(shù)字邏輯設(shè)計（第2版）》的特點是引入了電子設(shè)計自動化（Electronic Design Automation，EDA）工具和硬件描述語言VHDL，使理論教學(xué)和上機(jī)實踐相結(jié)合，使學(xué)習(xí)基本原理和掌握設(shè)計方法相結(jié)合。從教學(xué)改革的角度看，這種教學(xué)實踐實現(xiàn)了學(xué)校教育和產(chǎn)業(yè)界接軌，實現(xiàn)了教材和教學(xué)方法的與時俱進(jìn)。全書共分8章和2個附錄。第1章是邏輯電路導(dǎo)論；第2章介紹門電路的物理實現(xiàn)和特性；第3～4章介紹各種組合邏輯電路及其優(yōu)化實現(xiàn)；第5章介紹觸發(fā)器和寄存器；第6章介紹同步時序電路；第7章介紹異步時序電路；第8章以實例介紹數(shù)字系統(tǒng)的特點和設(shè)計方法。附錄A介紹EDA工具QuartusⅡ，附錄B介紹硬件描述語言VHDL?！队嬎銠C(jī)系列教材：數(shù)字邏輯設(shè)計（第2版）》所附光盤中包含了EDA軟件QuartusⅡ9.0網(wǎng)絡(luò)版、PPT形式的課件以及本書中所涉及的VHDL代碼。作者將習(xí)題解答放置在清華大學(xué)出版社網(wǎng)站，教師向出版社提供身份證明后可免費(fèi)下載?！队嬎銠C(jī)系列教材：數(shù)字邏輯設(shè)計（第2版）》可作為高等院校計算機(jī)、自動化、電子工程及相關(guān)專業(yè)“數(shù)字邏輯”課程的教材，也可作為從事相關(guān)工作的工程技術(shù)人員的參考書。

作者簡介

　　薛宏熙，清華大學(xué)計算機(jī)系教授。1962年畢業(yè)于清華大學(xué)自動控制系，畢業(yè)后在清華大學(xué)任教，其中1985年至1986年作為訪問學(xué)者在加拿大多倫多大學(xué)進(jìn)修。研究方向為數(shù)字系統(tǒng)設(shè)計自動化，包括模擬、邏輯綜合、高層次綜合、形式驗證、軟硬件協(xié)同設(shè)計、系統(tǒng)芯片設(shè)計工具研究等。講授過的課程有數(shù)字邏輯、計算機(jī)原理、計算機(jī)系統(tǒng)結(jié)構(gòu)、數(shù)字系統(tǒng)自動設(shè)計、VHDL與集成電路設(shè)計等。出版著作有《數(shù)字系統(tǒng)計算機(jī)輔助設(shè)計》、《數(shù)字系統(tǒng)設(shè)計自動化》、《計算機(jī)組成與設(shè)計》等。譯著有《VHDL簡明教程》、《用VHDL設(shè)計電子線路》、《數(shù)字邏輯與VHDL設(shè)計》等。胡秀珠，清華同方股份有限公司高級工程師。1964年畢業(yè)干清華大學(xué)自動控制系，畢業(yè)后在北京理工大學(xué)任教，1981年調(diào)到清華大學(xué)計算機(jī)系，1997年加入清華同方計算機(jī)公司。主要從事電子產(chǎn)品；網(wǎng)絡(luò)系統(tǒng)和控制系統(tǒng)的研發(fā)、設(shè)計。在用EDA工具設(shè)計中、大規(guī)模集成電路方面，積累了豐富的經(jīng)驗和實例。出版著作有《計算機(jī)組成與設(shè)計》等。

圖書目錄

第1章邏輯電路導(dǎo)論
1.1 開關(guān)電路數(shù)學(xué)表示方法初步
1.1.1 真值表
1.1.2 二進(jìn)制編碼
1.1.3 真值表的常見形式
1.1.4 分析與綜合
1.2 邏輯代
1.2.1 邏輯代數(shù)的基本運(yùn)算
1.2.2 邏輯函數(shù)
1.2.3 邏輯代數(shù)的基本公式和運(yùn)算
1.3 用與門、或門和非門進(jìn)行邏輯綜合
1.4 公式法化簡邏輯函數(shù)
1.5 卡諾圖
1.5.1 卡諾圖是真值表的圖形表示
1.5.2 用卡諾圖化簡邏輯函數(shù)
1.5.3 概念提升
1.6 邏輯函數(shù)的標(biāo)準(zhǔn)形式
1.6.1 函數(shù)的“積之和”表達(dá)式
1.6.2 函數(shù)的“和之積”表達(dá)式
1.6.3 兩種表達(dá)形式的互換
1.6.4 包含無關(guān)項的邏輯函數(shù)的化
1.7 表格法化簡邏輯函數(shù)
1.7.1 求質(zhì)蘊(yùn)含項集合
1.7.2 求最小覆蓋
1.7.3 表格法小結(jié)
1.8 解題示例
【本章小結(jié)】
【習(xí)題】
第2章數(shù)字集成電路的基本元件--門電路
2.1 概述
2.2 TT集成門電路
2.2.1 TT與非門簡介
2.2.2 TT與非門的外特性及其參數(shù)
2.2.3 集電極開路的與非門
2.2.4 TT三態(tài)門
2.3 MOS場效應(yīng)晶體管
2.4 MOS門電路
2.4.1 NMOS門電路
2.4.2 CMOS門電路
2.4.3 其他類型的CMOS門電路
2.4.4 CMOS邏輯門電性能分析
2.4.5 不同類型邏輯門的配合問題
2.5 74系列中小規(guī)模集成電路芯片
2.6 可編程邏輯器件
2.6.1 可編程邏輯陣列PA
2.6.2 可編程陣列邏輯PA和GA
2.6.3 復(fù)雜可編程器件
2.6.4 現(xiàn)場可編程門陣列
2.6.5 可編程開關(guān)的物理實現(xiàn)
2.6.6 CPD和FPGA特點比較
【本章小結(jié)】
【習(xí)題】
第3章組合邏輯電路的優(yōu)化實現(xiàn)
3.1 組合邏輯電路的特點與優(yōu)化實現(xiàn)
3.2 單輸出函數(shù)和多輸出函數(shù)
3.2.1 多輸出函數(shù)的化簡
3.2.2 多輸出函數(shù)的優(yōu)化實現(xiàn)
3.2.3 用EDA工具優(yōu)化實現(xiàn)組合邏輯電路示例
3.3 多級邏輯電路的綜合
3.3.1 提取公因子
3.3.2 功能分解
3.4 組合邏輯電路積木塊
3.4.1 多路選擇器
……
第4章數(shù)的表示方法和算術(shù)運(yùn)算電路
第5章鎖存器、觸發(fā)器和寄存器
第6章同步時序電路
第7章異步時序電路
第8章數(shù)字系統(tǒng)設(shè)計
附錄A EDA工具QuartusⅡ簡介
附錄B 硬件描述語言VHD簡介
參考文獻(xiàn)