異步微處理器設計（中文版）

第1章 概述
1.1 異步電路出現(xiàn)的背景
1.1.1 同步電路的問題
1.1.2 異步電路的優(yōu)勢和問題
1.2 異步電路的發(fā)展概況
1.3 微處理器發(fā)展史
1.4 處理器設計
1.4.1 數(shù)字系統(tǒng)設計過程
1.4.2 體系結構實現(xiàn)、邏輯實現(xiàn)和物理實現(xiàn)
1.4.3 指令集設計
1.4.4 微處理器性能
1.5 異步處理器的發(fā)展概況
1.5.1 Amulet微處理器簡介
1.5.2 Amuletl（1993）
1.5.3 Amulet2e（1996）
1.5.4 Amulet3i（2000）
1.5.5 其他幾種異步處理器
1.6 為什么用異步微處理器作為設計實例
1.7 小結
參考文獻
第2章 異步電路設計思想
2.1 基本概念
2.1.1 握手協(xié)議
2.1.2 數(shù)據(jù)編碼方式
2.1.3 C門
2.1.4 握手協(xié)議和編碼方式的組合
2.1.5 完成檢測
2.2 異步電路基本模型
2.2.1 延遲模型
2.2.2 異步電路的分類
2.3 信號轉換圖
2.4 異步電路設計方法
2.4.1 異步電路設計方法發(fā)展歷程
2.4.2 語法驅(qū)動轉換的異步電路設計方法
2.4.3 同步一異步電路轉換的異步電路設計方法
2.4.4 基于定制的細粒度高性能異步電路設計方法
2.5 異步電路的測試
2.6 小結
參考文獻
第3章 基于宏單元的異步集成電路設計流程
3.1 設計流程
3.1.1 數(shù)據(jù)通路設計方法
3.1.2 控制通路設計方法
3.2 宏單元全定制
3.3 基于宏單元的異步電路設計自動化流程
3.3.1 異步數(shù)據(jù)通路自動生成
3.3.2 異步控制通路自動生成
3.3.3 相關工作比較
3.4 設計實例：異步乘法器
3.4.1 乘法算法設計
3.4.2 異步乘法器體系結構
3.4.3 異步乘法器的實現(xiàn)
3.4.4 對異步乘法器的評測
3.5 設計實例：異步加法單元
3.6 設計實例：異步乘累加單元設計
3.7 設計實例：異步ALU單元設計
3.8 設計實例：異步DLX流水線
3.8.1 DLX流水線
3.8.2 異步DLX流水線設計實現(xiàn)
3.8.3 面積比較
3.8.4 性能比較
3.9 小結
參考文獻
第4章 異步控制電路設計
4.1 Burst-Mode狀態(tài)機層次化分解技術
4.1.1 Burst-Mode狀態(tài)機逐級分解
……
第5章 異步片上網(wǎng)絡設計
第6章 解同步異步電路設計
第7章 異步電路的性能分析和優(yōu)化
第8章 騰越-Ⅱ異步微處理器
第9章 異步電路在容錯領域的應用
第10章 未來異步微處理器技術研究
附錄A 異步數(shù)據(jù)觸發(fā)體系結構的寄存器定義
附錄B 異步數(shù)據(jù)觸發(fā)功能單元
附錄C 異步數(shù)據(jù)觸發(fā)體系結構工具鏈
附錄D 騰越Ⅱmach文件描述
附錄E 匯編示例：32位矩陣乘法