計(jì)算機(jī)組成與設(shè)計(jì)：硬件、軟件接口（原書(shū)第4版）

出版者的話
譯者序
前言
第1章　計(jì)算機(jī)概要與技術(shù)
　1.1　引言
　　1.1.1　計(jì)算應(yīng)用的分類(lèi)及其特性
　　1.1.2　你能從本書(shū)學(xué)到什么
　1.2　程序概念入門(mén)
　1.3　硬件概念入門(mén)
　　1.3.1　剖析鼠標(biāo)
　　1.3.2　顯示器
　　1.3.3　打開(kāi)機(jī)箱
　　1.3.4　數(shù)據(jù)安全
　　1.3.5　與其他計(jì)算機(jī)通信
　　1.3.6　處理器和存儲(chǔ)器制造技術(shù)
　1.4　性能
　　1.4.1　性能的定義
　　1.4.2　性能的測(cè)量
　　1.4.3　CPU性能及其因素
　　1.4.4　指令的性能
　　1.4.5　經(jīng)典的CPU性能公式
　1.5　功耗墻
　1.6　滄海巨變：從單處理器向多處理器轉(zhuǎn)變
　1.7　實(shí)例：制造以及AMD Opteron X4基準(zhǔn)
　　1.7.1　SPEC CPU基準(zhǔn)測(cè)試程序
　　1.7.2　SPEC功耗基準(zhǔn)測(cè)試程序
　1.8　謬誤與陷阱
　1.9　本章小結(jié)
　1.10　拓展閱讀
　1.11　練習(xí)題
第2章　指令：計(jì)算機(jī)的語(yǔ)言
　2.1　引言
　2.2　計(jì)算機(jī)硬件的操作
　2.3　計(jì)算機(jī)硬件的操作數(shù)
　　2.3.1　存儲(chǔ)器操作數(shù)
　　2.3.2　常數(shù)或立即數(shù)操作數(shù)
　2.4　有符號(hào)和無(wú)符號(hào)數(shù)
　2.5　計(jì)算機(jī)中指令的表示
　2.6　邏輯操作
　2.7　決策指令
　　2.7.1　循環(huán)
　　2.7.2　case/switch語(yǔ)句
　2.8　計(jì)算機(jī)硬件對(duì)過(guò)程的支持
　　2.8.1　使用更多的寄存器
　　2.8.2　嵌套過(guò)程
　　2.8.3　在棧中為新數(shù)據(jù)分配空間
　　2.8.4　在堆中為新數(shù)據(jù)分配空間
　2.9　人機(jī)交互
　2.10　MIPS中32位立即數(shù)和地址的尋址
　　2.10.1　32位立即數(shù)
　　2.10.2　分支和跳轉(zhuǎn)中的尋址
　　2.10.3　MIPS尋址模式總結(jié)
　　2.10.4　機(jī)器語(yǔ)言解碼
　2.11　并行與指令：同步
　2.12　翻譯并執(zhí)行程序
　　2.12.1　編譯器
　　2.12.2　匯編器
　　2.12.3　鏈接器
　　2.12.4　加載器
　　2.12.5　動(dòng)態(tài)鏈接庫(kù)
　　2.12.6　啟動(dòng)一個(gè)Java程序
　2.13　以一個(gè)C排序程序?yàn)槔?br />　　2.13.1　swap過(guò)程
　　2.13.2　sort過(guò)程
　2.14　數(shù)組與指針
　　2.14.1　用數(shù)組實(shí)現(xiàn)clear
　　2.14.2　用指針實(shí)現(xiàn)clear
　　2.14.3　比較兩個(gè)版本的clear
　2.15　高級(jí)內(nèi)容：編譯C語(yǔ)言和解釋Java語(yǔ)言
　2.16　實(shí)例：ARM指令集
　　2.16.1　尋址模式
　　2.16.2　比較和條件分支
　　2.16.3　ARM的特色
　2.17　實(shí)例：x86指令集
　　2.17.1　Intel x86的改進(jìn)
　　2.17.2　x86寄存器和數(shù)據(jù)尋址模式
　　2.17.3　x86整數(shù)操作
　　2.17.4　x86指令編碼
　　2.17.5　x86總結(jié)
　2.18　謬誤與陷阱
　2.19　本章小結(jié)
　2.20　拓展閱讀
　2.21　練習(xí)題
第3章　計(jì)算機(jī)的算術(shù)運(yùn)算
　3.1　引言
　3.2　加法和減法
　　3.2.1　多媒體算術(shù)運(yùn)算
　　3.2.2　小結(jié)
　3.3　乘法
　　3.3.1　順序的乘法算法和硬件
　　3.3.2　有符號(hào)乘法
　　3.3.3　更快速的乘法
　　3.3.4　MIPS中的乘法
　　3.3.5　小結(jié)
　3.4　除法
　　3.4.1　除法算法及其硬件結(jié)構(gòu)
　　3.4.2　有符號(hào)除法
　　3.4.3　更快速的除法
　　3.4.4　MIPS中的除法
　　3.4.5　小結(jié)
　3.5　浮點(diǎn)運(yùn)算
　　3.5.1　浮點(diǎn)表示
　　3.5.2　浮點(diǎn)加法
　　3.5.3　浮點(diǎn)乘法
　　3.5.4　MIPS中的浮點(diǎn)指令
　　3.5.5　算術(shù)精確性
　　3.5.6　小結(jié)
　3.6　并行性和計(jì)算機(jī)算術(shù)：結(jié)合律
　3.7　實(shí)例：x86的浮點(diǎn)
　　3.7.1　x86浮點(diǎn)體系結(jié)構(gòu)
　　3.7.2　Intel SIMD流擴(kuò)展2（SSE2）浮點(diǎn)體系結(jié)構(gòu)
　3.8　謬誤與陷阱
　3.9　本章小結(jié)
　3.10　拓展閱讀
　3.11　練習(xí)題
第4章　處理器
　4.1　引言
　　4.1.1　一個(gè)基本的MIPS實(shí)現(xiàn)
　　4.1.2　實(shí)現(xiàn)方式概述
　4.2　邏輯設(shè)計(jì)慣例
　4.3　建立數(shù)據(jù)通路
　4.4　一個(gè)簡(jiǎn)單的實(shí)現(xiàn)機(jī)制
　　4.4.1　ALU控制
　　4.4.2　主控制單元的設(shè)計(jì)
　　4.4.3　數(shù)據(jù)通路的操作
　　4.4.4　控制的結(jié)束
　　4.4.5　為什么不使用單周期實(shí)現(xiàn)方式
　4.5　流水線概述
　　4.5.1　面向流水線的指令集設(shè)計(jì)
　　4.5.2　流水線冒險(xiǎn)
　　4.5.3　對(duì)流水線概述的小結(jié)
　4.6　流水線數(shù)據(jù)通路及其控制
　　4.6.1　圖形化表示的流水線
　　4.6.2　流水線控制
　4.7　數(shù)據(jù)冒險(xiǎn)：轉(zhuǎn)發(fā)與阻塞
　4.8　控制冒險(xiǎn)
　　4.8.1　假定分支不發(fā)生
　　4.8.2　縮短分支的延遲
　　4.8.3　動(dòng)態(tài)分支預(yù)測(cè)
　　4.8.4　流水線小結(jié)
　4.9　異常
　　4.9.1　異常在MIPS體系結(jié)構(gòu)中的處理
　　4.9.2　在流水線實(shí)現(xiàn)中的異常
　4.10　并行和高級(jí)指令級(jí)并行
　　4.10.1　推測(cè)的概念
　　4.10.2　靜態(tài)多發(fā)射處理器
　　4.10.3　動(dòng)態(tài)多發(fā)射處理器
　4.11　實(shí)例：AMD Opteron X4（Barcelona）流水線
　4.12　高級(jí)主題：通過(guò)硬件設(shè)計(jì)語(yǔ)言描述和建模流水線來(lái)介紹數(shù)字設(shè)計(jì)以及更多流水線示例
　4.13　謬誤與陷阱
　4.14　本章小結(jié)
　4.15　拓展閱讀
　4.16　練習(xí)題
第5章　大容量和高速度：開(kāi)發(fā)存儲(chǔ)器層次結(jié)構(gòu)
　5.1　引言
　5.2　cache的基本原理
　　5.2.1　cache訪問(wèn)
　　5.2.2　cache缺失處理
　　5.2.3　寫(xiě)操作處理
　　5.2.4　一個(gè)cache的例子:內(nèi)置FastMATH處理器
　　5.2.5　設(shè)計(jì)支持cache的存儲(chǔ)系統(tǒng)
　　5.2.6　小結(jié)
　5.3　cache性能的評(píng)估和改進(jìn)
　　5.3.1　通過(guò)更靈活地放置塊來(lái)減少cache缺失
　　5.3.2　在cache中查找一個(gè)塊
　　5.3.3　替換塊的選擇
　　5.3.4　使用多級(jí)cache結(jié)構(gòu)減少缺失代價(jià)
　　5.3.5　小結(jié)
　5.4　虛擬存儲(chǔ)器
　　5.4.1　頁(yè)的存放和查找
　　5.4.2　缺頁(yè)
　　5.4.3　關(guān)于寫(xiě)
　　5.4.4　加快地址轉(zhuǎn)換：TLB
　　5.4.5　集成虛擬存儲(chǔ)器、TLB和cache
　　5.4.6　虛擬存儲(chǔ)器中的保護(hù)
　　5.4.7　處理TLB缺失和缺頁(yè)
　　5.4.8　小結(jié)
　5.5　存儲(chǔ)器層次結(jié)構(gòu)的一般架構(gòu)
　　5.5.1　問(wèn)題1：一個(gè)塊可以被放在何處
　　5.5.2　問(wèn)題2：如何找到一個(gè)塊
　　5.5.3　問(wèn)題3：當(dāng)cache缺失時(shí)替換哪一塊
　　5.5.4　問(wèn)題4：寫(xiě)操作如何處理
　　5.5.5　3C：一種理解存儲(chǔ)器層次結(jié)構(gòu)行為的直觀模型
　5.6　虛擬機(jī)
　　5.6.1　虛擬機(jī)監(jiān)視器的必備條件
　　5.6.2　指令集系統(tǒng)結(jié)構(gòu)（缺乏）對(duì)虛擬機(jī)的支持
　　5.6.3　保護(hù)和指令集系統(tǒng)結(jié)構(gòu)
　5.7　使用有限狀態(tài)機(jī)來(lái)控制簡(jiǎn)單的cache
　　5.7.1　一個(gè)簡(jiǎn)單的cache
　　5.7.2　有限狀態(tài)機(jī)
　　5.7.3　一個(gè)簡(jiǎn)單的cache控制器的有限狀態(tài)機(jī)
　5.8　并行與存儲(chǔ)器層次結(jié)構(gòu)：cache一致性
　　5.8.1　實(shí)現(xiàn)一致性的基本方案
　　5.8.2　監(jiān)聽(tīng)協(xié)議
　5.9　高級(jí)內(nèi)容：實(shí)現(xiàn)cache控制器
　5.10　實(shí)例：AMD Opteron X4(Barcelona)和Intel Nehalem的存儲(chǔ)器層次結(jié)構(gòu)
　　5.10.1　Nehalem和Opteron的存儲(chǔ)器層次結(jié)構(gòu)
　　5.10.2　減少缺失代價(jià)的技術(shù)
　5.11　謬誤和陷阱
　5.12　本章小結(jié)
　5.13　拓展閱讀
　5.14　練習(xí)題
第6章　存儲(chǔ)器和其他I/O主題
　6.1　引言
　6.2　可信度、可靠性和可用性
　6.3　磁盤(pán)存儲(chǔ)器
　6.4　快閃式存儲(chǔ)器
　6.5　連接處理器、內(nèi)存以及I/O設(shè)備
　　6.5.1　互聯(lián)基礎(chǔ)
　　6.5.2　x86處理器的I/O互聯(lián)
　6.6　為處理器、內(nèi)存和操作系統(tǒng)提供I/O設(shè)備接口
　　6.6.1　給I/O設(shè)備發(fā)送指令
　　6.6.2　與處理器通信
　　6.6.3　中斷優(yōu)先級(jí)
　　6.6.4　在設(shè)備與內(nèi)存之間傳輸數(shù)據(jù)
　　6.6.5　直接存儲(chǔ)器訪問(wèn)和內(nèi)存系統(tǒng)
　6.7　I/O性能度量：磁盤(pán)和文件系統(tǒng)的例子
　　6.7.1　事務(wù)處理I/O基準(zhǔn)程序
　　6.7.2　文件系統(tǒng)和Web I/O的基準(zhǔn)程序
　6.8　設(shè)計(jì)I/O系統(tǒng)
　6.9　并行性與I/O：廉價(jià)磁盤(pán)冗余陣列
　　6.9.1　無(wú)冗余(RAID 0)
　　6.9.2　鏡像（RAID 1）
　　6.9.3　錯(cuò)誤檢測(cè)和糾錯(cuò)碼（RAID 2）
　　6.9.4　位交叉奇偶校驗(yàn)（RAID 3）
　　6.9.5　塊交叉奇偶校驗(yàn)（RAID 4）
　　6.9.6　分布式塊交叉奇偶校驗(yàn)（RAID 5）
　　6.9.7　P+Q冗余（RAID 6）
　　6.9.8　RAID小結(jié)
　6.10　實(shí)例：Sun Fire x4150服務(wù)器
　6.11　高級(jí)主題：網(wǎng)絡(luò)
　6.12　謬誤與陷阱
　6.13　本章小結(jié)
　6.14　拓展閱讀
　6.15　練習(xí)題
第7章　多核、多處理器和集群
　7.1　引言
　7.2　創(chuàng)建并行處理程序的難點(diǎn)
　7.3　共享存儲(chǔ)多處理器
　7.4　集群和其他消息傳遞多處理器
　7.5　硬件多線程
　7.6　SISD、MIMD、SIMD、SPMD和向量機(jī)
　　7.6.1　在x86中的SIMD：多媒體擴(kuò)展
　　7.6.2　向量機(jī)
　　7.6.3　向量與標(biāo)量的對(duì)比
　　7.6.4　向量與多媒體擴(kuò)展的對(duì)比
　7.7　圖形處理單元簡(jiǎn)介
　　7.7.1　NVIDIA GPU體系結(jié)構(gòu)簡(jiǎn)介
　　7.7.2　深入理解GPU
　7.8　多處理器網(wǎng)絡(luò)拓?fù)浜?jiǎn)介
　7.9　多處理器基準(zhǔn)測(cè)試程序
　7.10　Roofline：一個(gè)簡(jiǎn)單的性能模型
　　7.10.1　Roofline模型
　　7.10.2　兩代Opteron的比較
　7.11　實(shí)例：使用屋頂線模型評(píng)估四種多核處理器
　　7.11.1　4個(gè)多核系統(tǒng)
　　7.11.2　稀疏矩陣
　　7.11.3　結(jié)構(gòu)化網(wǎng)格
　　7.11.4　生產(chǎn)率
　7.12　謬誤與陷阱
　7.13　本章小結(jié)
　7.14　拓展閱讀
　7.15　練習(xí)題
附錄A　圖形和計(jì)算GPU
　A.1　引言
　　A.1.1　GPU發(fā)展簡(jiǎn)史
　　A.1.2　異構(gòu)系統(tǒng)
　　A.1.3　GPU發(fā)展成了可擴(kuò)展的并行處理器
　　A.1.4　為什么使用CUDA和GPU計(jì)算
　　A.1.5　GPU統(tǒng)一了圖形和計(jì)算
　　A.1.6　GPU可視化計(jì)算的應(yīng)用
　A.2　GPU系統(tǒng)架構(gòu)
　　A.2.1　異構(gòu)CPU-GPU系統(tǒng)架構(gòu)
　　A.2.2　GPU接口和驅(qū)動(dòng)
　　A.2.3　圖形邏輯流水線
　　A.2.4　將圖形流水線映射到統(tǒng)一的GPU處理器
　　A.2.5　基本的統(tǒng)一GPU結(jié)構(gòu)
　A.3　可編程GPU
　　A.3.1　為實(shí)時(shí)圖形編程
　　A.3.2　邏輯圖形流水線
　　A.3.3　圖形渲染程序
　　A.3.4　像素渲染示例
　　A.3.5　并行計(jì)算應(yīng)用編程
　　A.3.6　使用CUDA進(jìn)行可擴(kuò)展并行編程
　　A.3.7　一些限制
　　A.3.8　體系結(jié)構(gòu)隱含的問(wèn)題
　A.4　多線程的多處理器架構(gòu)
　　A.4.1　大規(guī)模多線程
　　A.4.2　多處理器體系結(jié)構(gòu)
　　A.4.3　單指令多線程（SIMT）
　　A.4.4　SIMT warp執(zhí)行和分支
　　A.4.5　管理線程和線程塊
　　A.4.6　線程指令
　　A.4.7　指令集架構(gòu)（ISA）
　　A.4.8　流處理器（SP）
　　A.4.9　特殊功能單元（SFU）
　　A.4.10　與其他多處理器的比較
　　A.4.11　多線程多處理器總結(jié)
　A.5　并行存儲(chǔ)系統(tǒng)
　　A.5.1　DRAM的考慮
　　A.5.2　cache
　　A.5.3　MMU
　　A.5.4　存儲(chǔ)器空間
　　A.5.5　全局存儲(chǔ)器
　　A.5.6　共享存儲(chǔ)器
　　A.5.7　局部存儲(chǔ)器
　　A.5.8　常量存儲(chǔ)器
　　A.5.9　紋理存儲(chǔ)器
　　A.5.10　表面
　　A.5.11　load/store訪問(wèn)
　　A.5.12　ROP
　A.6　浮點(diǎn)算術(shù)
　　A.6.1　支持的格式
　　A.6.2　基本算術(shù)
　　A.6.3　專(zhuān)用算術(shù)
　　A.6.4　性能
　　A.6.5　雙精度
　A.7　資料：NVIDIA GeForce 8800
　　A.7.1　流處理器陣列（SPA）
　　A.7.2　紋理/處理器簇（TPC）
　　A.7.3　流多處理器（SM）
　　A.7.4　指令集
　　A.7.5　流處理器（SP）
　　A.7.6　特殊功能單元（SFU）
　　A.7.7　光柵化
　　A.7.8　光柵操作處理器（ROP）和存儲(chǔ)系統(tǒng)
　　A.7.9　可擴(kuò)展性
　　A.7.10　性能
　　A.7.11　密集線性代數(shù)性能
　　A.7.12　FFT性能
　　A.7.13　排序性能
　A.8　資料：將應(yīng)用映射到GPU
　　A.8.1　稀疏矩陣
　　A.8.2　在共享存儲(chǔ)器中進(jìn)行緩存
　　A.8.3　掃描和歸約
　　A.8.4　基數(shù)排序
　　A.8.5　GPU上的N-Body應(yīng)用
　A.9　謬誤與陷阱
　A.10　小結(jié)
　A.11　拓展閱讀
附錄B　匯編器、鏈接器和SPIM仿真器
　B.1　引言
　　B.1.1　什么時(shí)候使用匯編語(yǔ)言
　　B.1.2　匯編語(yǔ)言的缺點(diǎn)
　B.2　匯編器
　　B.2.1　目標(biāo)文件的格式
　　B.2.2　附加工具
　B.3　鏈接器
　B.4　加載
　B.5　內(nèi)存的使用
　B.6　過(guò)程調(diào)用規(guī)范
　　B.6.1　過(guò)程調(diào)用
　　B.6.2　過(guò)程調(diào)用舉例
　　B.6.3　另外一個(gè)過(guò)程調(diào)用的例子
　B.7　異常和中斷
　B.8　輸入和輸出
　B.9　SPIM
　B.10　MIPS R2000匯編語(yǔ)言
　　B.10.1　尋址方式
　　B.10.2　匯編語(yǔ)法
　　B.10.3　MIPS指令編碼
　　B.10.4　指令格式
　　B.10.5　常數(shù)操作指令
　　B.10.6　比較指令
　　B.10.7　分支指令
　　B.10.8　跳轉(zhuǎn)指令
　　B.10.9　陷阱指令
　　B.10.10　取數(shù)指令
　　B.10.11　保存指令
　　B.10.12　數(shù)據(jù)傳送指令
　　B.10.13　浮點(diǎn)運(yùn)算指令
　　B.10.14　異常和中斷指令
　B.11　小結(jié)
　B.12　參考文獻(xiàn)
　B.13　練習(xí)題