計(jì)算機(jī)硬件技術(shù)基礎(chǔ)：教學(xué)指導(dǎo)、習(xí)題詳解與綜合訓(xùn)練（第2版）

第1部分　教學(xué)指導(dǎo)
　第1章　計(jì)算機(jī)的基礎(chǔ)知識(shí)
　　1.1　計(jì)算機(jī)發(fā)展概述
　　　1.1.1　計(jì)算機(jī)的發(fā)展簡(jiǎn)史
　　　1.1.2　計(jì)算機(jī)的分類
　　　1.1.3　計(jì)算機(jī)的應(yīng)用
　　　1.1.4　微處理器的發(fā)展簡(jiǎn)史與現(xiàn)狀
　　　1.1.5　微型計(jì)算機(jī)的分類
　　　1.1.6　微型計(jì)算機(jī)硬件技術(shù)發(fā)展的特點(diǎn)與趨勢(shì)
　　1.2　微型計(jì)算機(jī)系統(tǒng)的組成
　　1.3　微機(jī)硬件系統(tǒng)結(jié)構(gòu)基礎(chǔ)
　　　1.3.1　總線結(jié)構(gòu)簡(jiǎn)介
　　　1.3.2　微處理器模型的組成
　　　1.3.3　存儲(chǔ)器概述
　　　1.3.4　輸入輸出接口概述
　　1.4　微機(jī)的工作原理與程序執(zhí)行過程
　　1.5　計(jì)算機(jī)的運(yùn)算基礎(chǔ)
　　　1.5.1　二進(jìn)制數(shù)的運(yùn)算
　　　1.5.2　數(shù)制轉(zhuǎn)換綜合表示法
　　　1.5.3　二進(jìn)制編碼
　　　1.5.4　數(shù)的定點(diǎn)與浮點(diǎn)表示
　　　1.5.5　帶符號(hào)數(shù)的表示法
　　　1.5.6　補(bǔ)碼的加減法運(yùn)算
　　　1.5.7　溢出及其判斷方法
　　本章小結(jié)
　第2章　微處理器的結(jié)構(gòu)概述
　　2.1　CISC與RISC技術(shù)
　　2.2　8086/8088微處理器
　　　2.2.1　8086/8088　CPU的內(nèi)部功能結(jié)構(gòu)
　　　2.2.2　8086/?8088的編程結(jié)構(gòu)
　　　2.2.3　總線周期的概念
　　　2.2.4　8086/8088微處理器的引腳信號(hào)與功能
　　2.3　8086/8088系統(tǒng)的工作模式
　　　2.3.1　最小模式操作
　　　2.3.2　最大模式操作
　　2.4　8086/8088的存儲(chǔ)器及I/O組織
　　　2.4.1　存儲(chǔ)器組織
　　　2.4.2　存儲(chǔ)器的分段
　　　2.4.3　實(shí)際地址和邏輯地址
　　　2.4.4　堆棧
　　　2.4.5　“段加偏移”尋址機(jī)制允許重定位
　　　2.4.6　I/?O組織
　　2.5　80x86微處理器
　　　2.5.1　80286微處理器
　　　2.5.2　80386微處理器
　　　2.5.3　80486微處理器
　　2.6　Pentium微處理器
　　　2.6.1　Pentium的體系結(jié)構(gòu)
　　　2.6.2　Pentium體系結(jié)構(gòu)的技術(shù)特點(diǎn)
　　2.7　Pentium系列微處理器及相關(guān)技術(shù)的發(fā)展
　　　2.7.1　PentiumII微處理器
　　　2.7.2　Pentium　III微處理器
　　　2.7.3　Pentium　4微處理器簡(jiǎn)介
　　　2.7.4　Pentium　4　CPU系列的主要性能指標(biāo)
　　　2.7.5　現(xiàn)代微處理器采用的新技術(shù)簡(jiǎn)述
　　2.8　嵌入式計(jì)算機(jī)系統(tǒng)的應(yīng)用與發(fā)展
　　　2.8.1　嵌入式計(jì)算機(jī)系統(tǒng)概述
　　　2.8.2　嵌入式計(jì)算機(jī)體系結(jié)構(gòu)的發(fā)展
　　　2.8.3　自主計(jì)算的MPP體系結(jié)構(gòu)
　　　2.8.4　自然計(jì)算的MPP體系結(jié)構(gòu)
　〕本章小結(jié)
　第3章　微處理器的指令系統(tǒng)
　　3.1　8086/8088的尋址方式
　　　3.1.1　數(shù)據(jù)尋址方式
　　　3.1.2　程序存儲(chǔ)器尋址方式
　　　3.1.3　堆棧存儲(chǔ)器尋址方式
　　　3.1.4　其他尋址方式
　　3.2　數(shù)據(jù)傳送類指令
　　　3.2.1　通用數(shù)據(jù)傳送指令
　　　3.2.2　目標(biāo)地址傳送指令
　　　3.2.3　標(biāo)志位傳送指令
　　　3.2.4　I/?O數(shù)據(jù)傳送指令
　　3.3　算術(shù)運(yùn)算類指令
　　　3.3.1　加法指令
　　　3.3.2　減法指令
　　　3.3.3　乘法指令
　　　3.3.4　除法指令
　　　3.3.5　十進(jìn)制調(diào)整指令
　　3.4　邏輯運(yùn)算和移位循環(huán)類指令
　　　3.4.1　邏輯運(yùn)算指令
　　　3.4.2　移位指令與循環(huán)移位指令
　　3.5　串操作類指令
　　　3.5.1　MOVS目標(biāo)串,源串
　　　3.5.2　CMPS目標(biāo)串,源串
　　　3.5.3　SCAS目標(biāo)串
　　　3.5.4　LODS源串
　　　3.5.5　STOS目標(biāo)串
　　3.6　程序控制指令
　　　3.6.1　無條件轉(zhuǎn)移指令
　　　3.6.2　條件轉(zhuǎn)移指令
　　　3.6.3　循環(huán)控制指令
　　　3.6.4　中斷指令
　　3.7　處理器控制類指令
　　　3.7.1　對(duì)標(biāo)志位操作指令
　　　3.7.2　同步控制指令
　　　3.7.3　其他控制指令
　　3.8　CPU指令集
　　本章小結(jié)
　第4章　匯編語言程序設(shè)計(jì)
　　4.1　程序設(shè)計(jì)語言概述
　　4.2　8086/8088匯編語言源程序
　　　4.2.1　8086/8088匯編源程序?qū)嵗?br />　　　4.2.2　匯編語言語句的類型及格式
　　4.3　8086/8088匯編語言的數(shù)據(jù)項(xiàng)與表達(dá)式
　　　4.3.1　常量
　　　4.3.2　變量
　　　4.3.3　標(biāo)號(hào)
　　　4.3.4　表達(dá)式和運(yùn)算符
　　4.4　8086/8088匯編語言的偽指令
　　　4.4.1　數(shù)據(jù)定義偽指令
　　　4.4.2　符號(hào)定義偽指令
　　　4.4.3　段定義偽指令
　　　4.4.4　過程定義偽指令
　　4.5　8086/8088匯編語言程序設(shè)計(jì)基本方法
　　　4.5.1　順序結(jié)構(gòu)程序
　　　4.5.2　分支結(jié)構(gòu)程序
　　　4.5.3　循環(huán)結(jié)構(gòu)程序
　　　4.5.4　DOS及BIOS中斷調(diào)用
　　本章小結(jié)
　第5章　存儲(chǔ)器系統(tǒng)
　　5.1　存儲(chǔ)器的分類與組成
　　　5.1.1　半導(dǎo)體存儲(chǔ)器的分類
　　　5.1.2　半導(dǎo)體存儲(chǔ)器的組成
　　5.2　隨機(jī)存取存儲(chǔ)器
　　　5.2.1　靜態(tài)隨機(jī)存取存儲(chǔ)器
　　　5.2.2　動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器
　　5.3　只讀存儲(chǔ)器
　　　5.3.1　只讀存儲(chǔ)器存儲(chǔ)信息的原理和組成
　　　5.3.2　只讀存儲(chǔ)器的分類
　　　5.3.3　常用ROM芯片舉例
　　5.4　存儲(chǔ)器的擴(kuò)充及其與CPU的連接
　　　5.4.1　存儲(chǔ)器芯片的擴(kuò)充技術(shù)
　　　5.4.2　存儲(chǔ)器與CPU的連接
　　5.5　高速緩存cache
　　　5.5.1　高速緩存的工作原理
　　　5.5.2　高速緩存分級(jí)結(jié)構(gòu)
　　5.6　內(nèi)存的技術(shù)發(fā)展
　　5.7　外部存儲(chǔ)器
　　　5.7.1　硬盤
　　　5.7.2　光盤驅(qū)動(dòng)器
　　5.8　存儲(chǔ)器系統(tǒng)的分層結(jié)構(gòu)
　　本章小結(jié)
　第6章　浮點(diǎn)部件
　　6.1　80x86微處理器的浮點(diǎn)部件概述
　　　6.1.1　iAPX86/88系統(tǒng)中的協(xié)處理器
　　　6.1.2　80386/80486系統(tǒng)中的浮點(diǎn)部件
　　6.2　Pentium微處理器的浮點(diǎn)部件
　　本章小結(jié)
　第7章　輸入輸出與中斷技術(shù)
　　7.1　輸入輸出接口概述
　　　7.1.1　CPU與外設(shè)間的連接
　　　7.1.2　接口電路的基本結(jié)構(gòu)
　　7.2　CPU與外設(shè)數(shù)據(jù)傳送的方式
　　　7.2.1　程序傳送
　　　7.2.2　中斷傳送
　　　7.2.3　直接存儲(chǔ)器存取傳送
　　7.3　中斷技術(shù)
　　　7.3.1　中斷概述
　　　7.3.2　中斷源的中斷過程
　　7.4　8086/8088的中斷系統(tǒng)和中斷處理
　　　7.4.1　8086/8088的中斷系統(tǒng)
　　　7.4.2　8086/?8088的中斷處理過程
　　　7.4.3　中斷響應(yīng)時(shí)序
　　7.5　中斷控制器8259A
　　　7.5.1　8259A的引腳與功能結(jié)構(gòu)
　　　7.5.2　8259A內(nèi)部結(jié)構(gòu)框圖和中斷工作過程
　　　7.5.3　8259A的工作方式
　　　7.5.4　8259A的控制字格式
　　　7.5.5　8259A應(yīng)用舉例
　　本章小結(jié)
　第8章　可編程接口芯片
　　8.1　接口的分類及功能
　　8.2　可編程計(jì)數(shù)器/定時(shí)器8253-
　　　8.2.1　8253-5的引腳與功能結(jié)構(gòu)
　　　8.2.2　8253-5的內(nèi)部結(jié)構(gòu)和尋址方式
　　　8.2.3　8253-5的工作方式及時(shí)序關(guān)系
　　　8.2.4　8253-5應(yīng)用舉例
　　8.3　可編程并行通信接口芯片8255A
　　　8.3.1　8255A芯片引腳定義與功能
　　　8.3.2　8255A尋址方式
　　　8.3.3　8255A的控制字
　　　8.3.4　8255A的工作方式
　　　8.3.5　8255A的時(shí)序關(guān)系
　　　8.3.6　8255A的應(yīng)用舉例
　　8.4　可編程串行異步通信接口芯片
　　　8.4.1　串行異步通信規(guī)程
　　　8.4.2　8250芯片引腳定義與功能
　　　8.4.3　8250芯片的內(nèi)部結(jié)構(gòu)和尋址方式
　　　8.4.4　8250內(nèi)部控制狀態(tài)寄存器的功能
　　　8.4.5　8250通信編程
　　8.5　數(shù)/模與模/數(shù)轉(zhuǎn)換接口芯片
　　　8.5.1　DAC　0832數(shù)/?模轉(zhuǎn)換器
　　　8.5.2　ADC　0809模/?數(shù)轉(zhuǎn)換器
　　本章小結(jié)
　第9章　主板及其I/O接口
　　9.1　主板概述
　　　9.1.1　主板的板型結(jié)構(gòu)
　　　9.1.2　主板設(shè)計(jì)中的一些技術(shù)特點(diǎn)
　　9.2　主板芯片組
　　　9.2.1　芯片組概述
　　　9.2.2　芯片組舉例
　　9.3　主板上的插座、插槽與外部接口
　　　9.3.1　CPU插座
　　　9.3.2　總線擴(kuò)展槽
　　　9.3.3　內(nèi)存條插槽
　　　9.3.4　主板上的功能芯片
　　　9.3.5　主板的I/O接口
　　本章小結(jié)
　第10章　多媒體外部設(shè)備及接口卡
　　10.1　輸入設(shè)備
　　　10.1.1　字符輸入設(shè)備——鍵盤
　　　10.1.2　圖形輸入設(shè)備
　　　10.1.3　圖像輸入設(shè)備
　　　10.1.4　智能輸入裝置
　　　10.2　圖形/圖像輸出設(shè)備
　　　10.2.1　顯示器
　　　10.2.2　打印機(jī)
　　10.3　輸入輸出復(fù)合設(shè)備
　　　10.3.1　傳真機(jī)
　　　10.3.2　多功能一體機(jī)
　　10.4　顯卡
　　　10.4.1　顯卡的分類
　　　10.4.2　顯卡內(nèi)部結(jié)構(gòu)
　　　10.4.3　顯卡的性能參數(shù)
　　10.5　聲卡
　　本章小結(jié)
第2部分　習(xí)題詳解
　第1章　習(xí)題1
　第2章　習(xí)題2
　第3章　習(xí)題3
　第4章　習(xí)題4
　第5章　習(xí)題5
　第6章　習(xí)題6
　第7章　習(xí)題7
　第8章　習(xí)題8
　第9章　習(xí)題9
　第10章　習(xí)題10
第3部分　綜合訓(xùn)練
　綜合練習(xí)1
　綜合練習(xí)2
　綜合練習(xí)3
　綜合練習(xí)4
　綜合練習(xí)5
　綜合練習(xí)6
　綜合練習(xí)7
　綜合練習(xí)8
　綜合練習(xí)9
　綜合練習(xí)10