微型計(jì)算機(jī)原理及應(yīng)用技術(shù)

第1章 微機(jī)基礎(chǔ)知識(shí)
1.1 概述
1.1.1 微處理器的產(chǎn)生和微機(jī)的發(fā)展
1.1.2 微機(jī)的特點(diǎn)與性能指標(biāo)
1.2 微機(jī)系統(tǒng)簡(jiǎn)介
1.2.1 微機(jī)硬件結(jié)構(gòu)
1.2.2 微機(jī)系統(tǒng)的組成及軟件功能
1.3 計(jì)算機(jī)中的數(shù)據(jù)表示
1.3.1 常用計(jì)數(shù)制及其轉(zhuǎn)換
1.3.2 數(shù)的表示方法
1.3.3 ASCII碼與BCD碼
本章小結(jié)
習(xí)題1
第2章 典型微處理器
2.1 8086微處理器內(nèi)部結(jié)構(gòu)
2.1.1 8086微處理器內(nèi)部結(jié)構(gòu)及主要部件功能
2.1.2 8086寄存器及其主要作用
2.2 8086微處理器引腳功能
2.3 存儲(chǔ)器結(jié)構(gòu)與I／O組織
2.3.1 存儲(chǔ)器內(nèi)部結(jié)構(gòu)的組織
2.3.2 I／O端口組織
2.4 8086系統(tǒng)的總線操作及時(shí)序
2.4.1 8086系統(tǒng)的總線周期
2.4.2 8086系統(tǒng)的工作模式
2.4.3 8086系統(tǒng)的操作時(shí)序
2.5 32位高檔微處理器簡(jiǎn)介
2.5.1 Intel80386微處理器
2.5.2 Intel80486微處理器
2.5.3 Pentium系列微處理器簡(jiǎn)介
2.5.4 Pentium微處理器采用的新技術(shù)
2.6 雙核處理器簡(jiǎn)介
2.6.1 雙核處理器概述
2.6.2 雙核處理器典型產(chǎn)品簡(jiǎn)介
2.6.3 微機(jī)64位技術(shù)介紹
本章 小結(jié)
習(xí)題2
第3章 指令系統(tǒng)和尋址方式
3.1 概述
3.1.1 指令系統(tǒng)與指令格式
3.1.2 尋址與尋址方式的概念
3.2 尋址方式及其應(yīng)用
3.2.1 立即數(shù)尋址
3.2.2 寄存器尋址
3.2.3 存儲(chǔ)器尋址
3.2.4 I／O端口尋址
3.3 8086指令系統(tǒng)及其應(yīng)用
3.3.1 數(shù)據(jù)傳送類指令
3.3.2 算術(shù)運(yùn)算類指令
3.3.3 邏輯運(yùn)算與移位類指令
3.3.4 串操作類指令
3.3.5 控制轉(zhuǎn)移類指令
3.3.6 處理器控制類指令
3.3.7 中斷類指令
3.3.8 Pentium微處理器新增指令
本章 小結(jié)
習(xí)題3
第4章 匯編語(yǔ)言程序設(shè)計(jì)
4.1 匯編語(yǔ)言概述
4.1.1 匯編語(yǔ)言的基本概念
4.1.2 匯編語(yǔ)言中的運(yùn)算符和表達(dá)式
4.1.3 匯編語(yǔ)言的程序結(jié)構(gòu)
4.1.4 匯編語(yǔ)言的運(yùn)行環(huán)境和操作步驟
4.2 偽指令及其應(yīng)用
4.2.1 數(shù)據(jù)定義偽指令
4.2.2 符號(hào)定義偽指令
4.2.3 段定義偽指令
4.2.4 過(guò)程定義偽指令
4.2.5 結(jié)構(gòu)定義偽指令
4.2.6 模塊定義與連接偽指令
4.2.7 程序計(jì)數(shù)器$和ORG偽指令
4.3 高級(jí)匯編
4.3.1 宏指令與宏匯編
4.3.2 重復(fù)匯編與條件匯編
4.4 基本程序結(jié)構(gòu)及典型程序設(shè)計(jì)
4.4.1 程序設(shè)計(jì)步驟和程序的基本結(jié)構(gòu)
4.4.2 順序結(jié)構(gòu)程序設(shè)計(jì)
4.4.3 分支結(jié)構(gòu)程序設(shè)計(jì)
4.4.4 循環(huán)結(jié)構(gòu)程序設(shè)計(jì)
4.4.5 子程序設(shè)計(jì)
4.5 系統(tǒng)功能調(diào)用
4.5.1 DOS功能調(diào)用
4.5.2 BIOS中斷調(diào)用
本章 小結(jié)
習(xí)題4
第5章 存儲(chǔ)器系統(tǒng)
5.1 概述
5.1.1 存儲(chǔ)器的作用
5.1.2 存儲(chǔ)器的分類
5.1.3 存儲(chǔ)體系的組成
5.2 半導(dǎo)體存儲(chǔ)器
5.2.1 半導(dǎo)體存儲(chǔ)器的性能指標(biāo)及分類
5.2.2 半導(dǎo)體存儲(chǔ)器的基本結(jié)構(gòu)
5.2.3 只讀存儲(chǔ)器（ROM）
5.2.4 隨機(jī)存取存儲(chǔ)器（RAM）
5.3 存儲(chǔ)器與CPU的接口
5.3.1 存儲(chǔ)器容量的擴(kuò)展
5.3.2 存儲(chǔ)器的地址分配與地址譯碼
5.3.3 CPU與存儲(chǔ)器的連接
5.4 高速緩沖存儲(chǔ)器
5.4.1 高速緩沖存儲(chǔ)器原理
5.4.2 高速緩沖存儲(chǔ)器的組織
5.4.3 地址映像與變換方法
5.4.4 替換算法
5.4.5 多層次cache存儲(chǔ)器
5.5 虛擬存儲(chǔ)器
5.5.1 虛擬存儲(chǔ)器原理
5.5.2 虛擬存儲(chǔ)器的分類及特點(diǎn)
5.6 輔助存儲(chǔ)器
5.6.1 概述
5.6.2 硬磁盤(pán)存儲(chǔ)器
5.6.3 軟磁盤(pán)存儲(chǔ)器
5.6.4 光盤(pán)存儲(chǔ)器
5.6.5 移動(dòng)存儲(chǔ)介質(zhì)
本章 小結(jié)
習(xí)題5
第6章 輸入／輸出接口技術(shù)
6.1 概述
6.1.1 輸入／輸出接口的概念與功能
6.1.2 CPU與I／O接口之間傳遞的信息類型
6.2 輸入／輸出控制方式
6.2.1 程序控制方式
6.2.2 中斷控制方式
6.2.3 DMA控制方式
6.3 可編程DMA控制器8237A
6.3.1 8237A的內(nèi)部結(jié)構(gòu)及引腳
6.3.2 8237A的工作方式
6.3.3 8237A內(nèi)部寄存器
6.3.4 8237A的編程及應(yīng)用
本章 小結(jié)
習(xí)題6
第7章 中斷系統(tǒng)
7.1 概述
7.1.1 中斷的基本概念
7.1.2 中斷優(yōu)先權(quán)的判斷
7.1.3 中斷處理過(guò)程
7.1.4 多重中斷與中斷屏蔽
7.2 8086中斷系統(tǒng)
7.2.1 中斷類型
7.2.2 8086的中斷響應(yīng)
7.2.3 8086中斷向量表
7.3 8259A中斷控制器及其應(yīng)用
7.3.1 8259A的內(nèi)部結(jié)構(gòu)及引腳
7.3.2 8259A的工作方式
7.3.3 8259A的中斷響應(yīng)過(guò)程
7.3.4 8259A的初始化編程
本章 小結(jié)
習(xí)題7
第8章 典型接口芯片及其應(yīng)用
8.1 總線技術(shù)
8.1.1 總線的數(shù)據(jù)傳輸模式及接口
8.1.2 常用的總線標(biāo)準(zhǔn)
8.2 可編程并行接口芯片8255A
8.2.1 8255A的內(nèi)部結(jié)構(gòu)及引腳
8.2.2 8255A的工作方式
8.2.3 8255A的初始化編程
8.3 可編程串行接口芯片8251A
8.3.1 8251A的內(nèi)部結(jié)構(gòu)和引腳
8.3.2 8251A的初始化編程及應(yīng)用
8.4 可編程定時(shí)器／計(jì)數(shù)器接口芯片8253
8.4.1 微機(jī)系統(tǒng)中的定時(shí)與計(jì)數(shù)
8.4.2 8253的內(nèi)部結(jié)構(gòu)及引腳
8.4.3 8253的讀／寫(xiě)操作
8.4.4 8253的工作方式
8.4.5 8253的初始化編程
8.5 模擬量輸入／輸出接口技術(shù)
8.5.1 典型D／A轉(zhuǎn)換器芯片
8.5.2 典型A／D轉(zhuǎn)換器芯片
8.6 接口芯片綜合應(yīng)用實(shí)例
本章 小結(jié)
習(xí)題8
附錄A 8086指令集
附錄B DOS常用命令及錯(cuò)誤信息
附錄C DEBUG調(diào)試命令
附錄D DOS系統(tǒng)功能調(diào)用表（INT21H）
附錄E BIOS中斷調(diào)用表
附錄F 8086中斷向量表
參考文獻(xiàn)