嵌入式系統(tǒng)應(yīng)用開發(fā)基礎(chǔ)

第1章  概述
  1.1  什么是嵌入式系統(tǒng)
    1.1.1  嵌入式系統(tǒng)的特點(diǎn)
    1.1.2  嵌入式系統(tǒng)的應(yīng)用領(lǐng)域
    1.1.3  嵌入式系統(tǒng)的應(yīng)用現(xiàn)狀
  1.2  嵌入式處理器
    1.2.1  嵌入式處理器的類型
    1.2.2  嵌入式處理器的應(yīng)用發(fā)展趨勢
  1.3  嵌入式操作系統(tǒng)
    1.3.1  嵌入式系統(tǒng)應(yīng)用軟件的特點(diǎn)
    1.3.2  嵌入式操作系統(tǒng)
  1.4  嵌入式項(xiàng)目或產(chǎn)品的開發(fā)流程
  1.5  嵌入式項(xiàng)目或產(chǎn)品開發(fā)的知識(shí)結(jié)構(gòu)
第2章  ARM處理器的編程結(jié)構(gòu)與工作方式
  2.1  ARM嵌入式處理器概況及進(jìn)展
    2.1.1  ARM公司及其產(chǎn)品簡況
    2.1.2  ARM處理器中的新技術(shù)
  2.2  計(jì)算機(jī)體系結(jié)構(gòu)中的一些有關(guān)概念
    2.2.1  CISC與RISC
    2.2.2  馮紐曼（VonNeuman）結(jié)構(gòu)和哈佛（Harvard）結(jié)構(gòu)
  2.3  ARM處理器的內(nèi)部編程結(jié)構(gòu)
    2.3.1  ARM7TDMI應(yīng)用內(nèi)核的結(jié)構(gòu)及引出信號(hào)線
    2.3.2  ARM內(nèi)核編程結(jié)構(gòu)要素
    2.3.3  ARM內(nèi)核的寄存器組織
  2.4  ARM體系結(jié)構(gòu)中的異常
    2.4.1  ARM體系結(jié)構(gòu)所支持的異常類型
    2.4.2  ARM處理器對(duì)異常的響應(yīng)過程
    2.4.3  異常向量表
    2.4.4  從異常返回
    2.4.5  各類異常有關(guān)說明
    2.4.6  異常優(yōu)先級(jí)（Exception Priorities）
  習(xí)題與思考題
第3章  ARM處理器的指令系統(tǒng)
  3.1  ARM微處理器的尋址方式
    3.1.1  立即尋址
    3.1.2  寄存器尋址
    3.1.3 單存儲(chǔ)器數(shù)據(jù)尋址（位于存儲(chǔ)器中的單字節(jié)、單字、半字等單個(gè)數(shù)據(jù)的尋址）
    3.1.4  多寄存器尋址
    3.1.5  堆棧尋址及其若干模式
  3.2  ARM微處理器指令集概述
    3.2.1  ARM微處理器指令的分類與格式
    3.2.2  ARM微處理器指令的機(jī)器碼結(jié)構(gòu)
  3.3  ARM指令集
    3.3.1  數(shù)據(jù)傳輸類指令
    3.3.2  轉(zhuǎn)移類指令
    3.3.3  算術(shù)運(yùn)算類指令
    3.3.4  邏輯運(yùn)算類指令
    3.3.5  移位操作
    3.3.6  協(xié)處理器指令
    3.3.7  異常產(chǎn)生指令
  3.4  ARM指令運(yùn)用舉例
    3.4.1  算數(shù)和邏輯運(yùn)算指令
    3.4.2  LoadStore指令
  習(xí)題與思考題
第4章  ARM程序設(shè)計(jì)基礎(chǔ)
  4.1  ARM匯編語言的格式
    4.1.1  匯編語言的程序結(jié)構(gòu)概貌
    4.1.2  ARM匯編語言的語句格式
    4.1.3  匯編語言程序中的用戶定義符號(hào)
  4.2  ARM匯編器所支持的偽指令
    4.2.1  變量定義偽指令
    4.2.2  數(shù)據(jù)定義偽指令
    4.2.3  匯編控制偽指令
    4.2.4  其他常用偽指令
  4.3  匯編語言程序中的表達(dá)式和運(yùn)算符
  4.4  匯編語言的子程序調(diào)用
    4.4.1  子程序調(diào)用中的數(shù)據(jù)格式約定
    4.4.2  子程序調(diào)用中的寄存器功能約定
    4.4.3  匯編語言子程序調(diào)用中的參數(shù)傳遞及堆棧運(yùn)用規(guī)則
    4.4.4  子程序調(diào)用中的結(jié)果返還規(guī)則
    4.4.5  ARM匯編語言子程序調(diào)用方法
  4.5  匯編語言程序示例
    4.5.1  排序（降序冒泡排序）
    4.5.2  在列表中查找指定數(shù)據(jù)
    4.5.3  兩個(gè)32位數(shù)相乘得64位結(jié)果
    4.5.4 兩個(gè)壓縮BCD碼數(shù)相加得到一個(gè)壓縮BCD碼結(jié)果（超出32位部分略去）
    4.5.5  在若干個(gè)16位數(shù)中查找最大值
    4.5.6  將8個(gè)十六進(jìn)制數(shù)轉(zhuǎn)換為對(duì)應(yīng)的ASCII碼字符串
  習(xí)題與思考題
第5章  嵌入式系統(tǒng)中的存儲(chǔ)器
  5.1  微機(jī)中常用半導(dǎo)體存儲(chǔ)器的類型
    5.1.1  只讀存儲(chǔ)器ROM的類型
    5.1.2  可讀寫存儲(chǔ)器RAM的類型
  5.2  常用靜態(tài)RAM及其與CPU的接口方法
  5.3  動(dòng)態(tài)存儲(chǔ)器DRAM
    5.3.1  動(dòng)態(tài)存儲(chǔ)器的類型及結(jié)構(gòu)特征
    5.3.2  動(dòng)態(tài)存儲(chǔ)器構(gòu)建微機(jī)內(nèi)存的方法
    5.3.3  SDRAM的內(nèi)部結(jié)構(gòu)及外部引腳
    5.3.4  SDRAM的工作特點(diǎn)
    5.3.5  SDRAM的工作時(shí)序
    5.3.6  嵌入式系統(tǒng)中有關(guān)SDRAM的配置選項(xiàng)
  5.4  嵌入式系統(tǒng)中的Flash ROM存儲(chǔ)器
    5.4.1  NOR Flash ROM存儲(chǔ)器的結(jié)構(gòu)及操作特點(diǎn)
    5.4.2  一款常用的NOR Flash存儲(chǔ)器SST39VF1601
    5.4.3  NOR Flash的讀擦除寫等操作的程序?qū)崿F(xiàn)
    5.4.4  NAND Flash ROM存儲(chǔ)器的結(jié)構(gòu)及使用
    5.4.5  NAND Flash的讀擦除寫等操作程序?qū)崿F(xiàn)
    5.4.6  NORNAND 混合式Flash存儲(chǔ)器簡介
  習(xí)題與思考題
第6章  S3C44B0系統(tǒng)組成及核心電路編程結(jié)構(gòu)
  6.1  S3C44B0的編程結(jié)構(gòu)及引腳功能
    6.1.1  S3C44B0的內(nèi)部編程結(jié)構(gòu)
    6.1.2  S3C44B0的外部引腳類型
  6.2  S3C44B0的存儲(chǔ)空間及存儲(chǔ)器接口電路設(shè)計(jì)
    6.2.1  S3C44B0的存儲(chǔ)空間
    6.2.2  S3C44B0與外部存儲(chǔ)器的接口設(shè)計(jì)
    6.2.3  S3C44B0的存儲(chǔ)器管理及配置寄存器
    6.2.4  S3C44B0X的特殊功能寄存器區(qū)
  6.3  嵌入式處理器中的Cache及寫緩沖寄存器
    6.3.1  嵌入式處理器中的Cache結(jié)構(gòu)及工作原理
    6.3.2  非Cache 區(qū)域
    6.3.3  內(nèi)部SRAM
    6.3.4  寫緩沖區(qū)操作
    6.3.5  總線優(yōu)先級(jí)
    6.3.6  內(nèi)部存儲(chǔ)器區(qū)的設(shè)置寄存器
    6.3.7  Cache的設(shè)置程序例
  習(xí)題與思考題
第7章  S3C44B0內(nèi)部集成的部分外設(shè)電路及其編程結(jié)構(gòu)
  7.1  S3C44B0X的時(shí)鐘和功耗管理單元
    7.1.1  S3C44B0X的時(shí)鐘管理模式
    7.1.2  時(shí)鐘和功耗管理相關(guān)寄存器
    7.1.3  時(shí)鐘和功耗管理相關(guān)寄存器初始化編程舉例
  7.2  S3C44B0的通用輸入輸出口GPIO
    7.2.1  各組端口的功能
    7.2.2  各組端口配置的寄存器及功能選擇
    7.2.3  GPIO應(yīng)用編程例
  7.3  S3C44B0的中斷系統(tǒng)
    7.3.1  S3C44B0X的中斷源
    7.3.2  S3C44B0的中斷響應(yīng)模式
    7.3.3  用于中斷邏輯管理的寄存器
    7.3.4  中斷系統(tǒng)應(yīng)用編程例
  7.4  S3C44B0的定時(shí)器及脈寬調(diào)制器PWM
    7.4.1  定時(shí)器與PWM的基本結(jié)構(gòu)
    7.4.2  PWM定時(shí)器的編程設(shè)置過程
    7.4.3  PWM定時(shí)器的寄存器組及位域功能
    7.4.4  PWM定時(shí)器應(yīng)用編程例
    7.4.5  一種特殊的定時(shí)器——看門狗定時(shí)器
  7.5  S3C44B0的異步串行接口UART
    7.5.1  異步串行通信數(shù)據(jù)格式及工作原理
    7.5.2  UART的中斷及DMA工作模式
    7.5.3  UART波特率設(shè)置
    7.5.4  UART的寄存器組及設(shè)置
    7.5.5  UART應(yīng)用編程例
  習(xí)題與思考題
第8章  Boot Loader的結(jié)構(gòu)及實(shí)例分析
  8.1  Boot Loader簡介
  8.2  BootLoader實(shí)例分析
    8.2.1  U-Boot的主要特點(diǎn)
    8.2.2  U-Boot 運(yùn)行過程分析
    8.2.3  U-Boot代碼結(jié)構(gòu)及主要函數(shù)功能
    8.2.4  U-Boot主要命令
    8.2.5  U-Boot在S3C44B0的移植過程
  習(xí)題與思考題
第9章  ARM處理器應(yīng)用電路的開發(fā)環(huán)境及JTAG調(diào)試機(jī)理
  9.1  ARM處理器的軟件開發(fā)方法及開發(fā)環(huán)境
    9.1.1  ARM應(yīng)用電路調(diào)試方法概述
    9.1.2  JTAG電路原理及JTAG簡易調(diào)試器
    9.1.3  簡易JTAG調(diào)試器的信號(hào)連接方法
  9.2  ARM處理器集成開發(fā)環(huán)境ADS1.2簡介
    9.2.1  ADS1.2集成開發(fā)環(huán)境組成簡介
    9.2.2  ADS1.2集成開發(fā)環(huán)境的基本操作
  習(xí)題與思考題
參考文獻(xiàn)