數(shù)字邏輯

第1章 數(shù)字邏輯基礎(chǔ)
　1.1 概述
　　1.1.1 數(shù)字邏輯研究的對(duì)象及方法
　　1.1.2 數(shù)字邏輯的應(yīng)用與發(fā)展
　　1.1.3 數(shù)字邏輯電路的分類
　1.2 數(shù)制及其轉(zhuǎn)換
　　1.2.1 進(jìn)位記數(shù)制
　　1.2.2 數(shù)制轉(zhuǎn)換
　1.3 帶符號(hào)數(shù)的代碼表示
　　1.3.1 原碼
　　1.3.2 反碼
　　1.3.3 補(bǔ)碼
　　1.3.4 浮點(diǎn)數(shù)的表示
　1.4 編碼
　　1.4.1 二-十進(jìn)制編碼
　　1.4.2 可靠性編碼
　　1.4.3 字符編碼
　1.5 本章小結(jié)
　1.6 習(xí)題
第2章 邏輯代數(shù)基礎(chǔ)
　2.1 邏輯函數(shù)
　　2.1.1 邏輯函數(shù)的基本概念
　　2.1.2 邏輯函數(shù)的表示方法
　2.2 邏輯代數(shù)概述
　　2.2.1 基本邏輯運(yùn)算
　　2.2.2 邏輯代數(shù)的基本定律
　　2.2.3 邏輯代數(shù)的基本規(guī)則
　　2.2.4 邏輯函數(shù)表達(dá)式的形式
　2.3 邏輯函數(shù)的化簡
　　2.3.1 用代數(shù)法化簡邏輯函數(shù)
　　2.3.2 用卡諾圖化簡邏輯函數(shù)
　　2.3.3 邏輯函數(shù)化簡中兩個(gè)實(shí)際問題的考慮
　2.4 本章小結(jié)
　2.5 習(xí)題
第3章 組合邏輯電路
　3.1 邏輯門電路的邏輯符號(hào)及其外部特性
　　3.1.1 簡單邏輯門電路
　　3.1.2 復(fù)合邏輯門電路
　3.2 組合邏輯電路的分析
　　3.2.1 組合邏輯電路的分析步驟
　　3.2.2 組合邏輯電路的分析實(shí)例
　3.3 組合邏輯電路的設(shè)計(jì)
　　3.3.1 組合邏輯電路的設(shè)計(jì)步驟
　　3.3.2 組合邏輯電路的設(shè)計(jì)實(shí)例
　3.4 中規(guī)模通用集成電路的邏輯設(shè)計(jì)
　　3.4.1 加法器
　　3.4.2 數(shù)值比較器
　　3.4.3 編碼器和譯碼器
　　3.4.4 數(shù)據(jù)選擇器和數(shù)據(jù)分配器
　　3.4.5 綜合應(yīng)用實(shí)例
　3.5 組合邏輯電路的險(xiǎn)象
　　3.5.1 險(xiǎn)象的產(chǎn)生
　　3.5.2 險(xiǎn)象的分類
　　3.5.3 險(xiǎn)象的判斷
　　3.5.4 險(xiǎn)象的消除
　3.6 本章小結(jié)
　3.7 習(xí)題
第4章 觸發(fā)器
第5章 時(shí)序邏輯電路
第6章 邏輯門電路
第7章 半導(dǎo)體存儲(chǔ)器與可編程器件
附錄a 常用邏輯門國標(biāo)符號(hào)與非國標(biāo)符號(hào)對(duì)照表
附錄b 常用ttl型中小規(guī)模集成電路芯片型號(hào)索引
附錄c 常用mos型中小規(guī)模集成電路芯片型號(hào)索引
參考文獻(xiàn)