123,123,123

內(nèi)容簡(jiǎn)介

　　本書(shū)收集整理了作者在FPGA學(xué)習(xí)和實(shí)踐中的經(jīng)驗(yàn)點(diǎn)滴。書(shū)中既有日常的學(xué)習(xí)筆記，對(duì)一些常用設(shè)計(jì)技巧和方法進(jìn)行深入探討；也有很多生動(dòng)的實(shí)例分析，這些實(shí)例大都是以特定的工程項(xiàng)目為依托，具有一定的借鑒價(jià)值；還有一些適合于初學(xué)者入門(mén)和進(jìn)階學(xué)習(xí)的實(shí)驗(yàn)例程；另外還給出了兩個(gè)比較完整的DIY工程，讓讀者從系統(tǒng)角度理解FPGA的開(kāi)發(fā)流程。本書(shū)從工程實(shí)踐出發(fā)，旨在引領(lǐng)讀者學(xué)會(huì)如何在FPGA的開(kāi)發(fā)設(shè)計(jì)過(guò)程中發(fā)現(xiàn)問(wèn)題、分析問(wèn)題并解決問(wèn)題。本書(shū)附帶的光盤(pán)收集了大量的實(shí)用例程，同時(shí)與本書(shū)配套的視頻教程也可以在http：//group.ednchina.com/1375/32390.aspx下載。本書(shū)的主要讀者對(duì)象為電子、計(jì)算機(jī)、控制及信息等相關(guān)專業(yè)的在校學(xué)生、從事FPGA/CPLD開(kāi)發(fā)設(shè)計(jì)的電子工程師以及所有電子設(shè)計(jì)制作的愛(ài)好者們。

作者簡(jiǎn)介

　　吳厚航，[網(wǎng)名特權(quán)同學(xué)]，就職于上海某研究所，熱愛(ài)FPGA開(kāi)發(fā)設(shè)計(jì)工作，擅長(zhǎng)記錄、分析及總結(jié)經(jīng)驗(yàn)與技巧。個(gè)人技術(shù)博客深受網(wǎng)友好評(píng)，任EDN China網(wǎng)站FPGA／CPLD助學(xué)小組組長(zhǎng)。

圖書(shū)目錄

第一部分基礎(chǔ)普及
筆記1 初識(shí)FPGA
一、關(guān)于FPGA的一些基本概念
二、關(guān)于FPGA的基本結(jié)構(gòu)
筆記2 應(yīng)用領(lǐng)域
一、邏輯粘合與實(shí)時(shí)控制
二、信號(hào)處理與協(xié)議實(shí)現(xiàn)
三、片上系統(tǒng)
筆記3 開(kāi)發(fā)流程
一、需求分析到模塊劃分
二、設(shè)計(jì)輸入到綜合優(yōu)化
三、實(shí)現(xiàn)到時(shí)序收斂
四、仿真測(cè)試到板級(jí)調(diào)試
第二部分設(shè)計(jì)技巧
筆記4 基本語(yǔ)法
一、可綜合的Verilog語(yǔ)法子集
二、ifelse與case語(yǔ)句分析
三、Verilog代碼優(yōu)化之for語(yǔ)句
四、inout用法淺析
五、從Technology Map Viewer看4輸入LUT
六、關(guān)于注釋
七、解讀Verilog代碼的一點(diǎn)經(jīng)驗(yàn)
筆記5 漫談狀態(tài)機(jī)設(shè)計(jì)
一、狀態(tài)機(jī)的基本概念
二、三種不同狀態(tài)機(jī)寫(xiě)法
筆記6 復(fù)位設(shè)計(jì)
一、異步復(fù)位與同步復(fù)位
二、復(fù)位與亞穩(wěn)態(tài)
三、異步復(fù)位、同步釋放
四、PLL配置后的復(fù)位設(shè)計(jì)
筆記7 FPGA重要設(shè)計(jì)思想及工程應(yīng)用
一、速度和面積互換原則
二、乒乓操作及串／并轉(zhuǎn)換設(shè)計(jì)
三、流水線設(shè)計(jì)
四、邏輯復(fù)制與模塊復(fù)用
五、模塊化設(shè)計(jì)
六、時(shí)鐘設(shè)計(jì)技巧
筆記8 基于FPGA的跨時(shí)鐘域信號(hào)處理
一、同步設(shè)計(jì)思想
二、單向控制信號(hào)檢測(cè)
三、專用握手信號(hào)
四、搞定亞穩(wěn)態(tài)
五、借助于存儲(chǔ)器
筆記9 經(jīng)驗(yàn)點(diǎn)滴
一、復(fù)用引腳，陷阱多多
二、被綜合掉的寄存器
三、Cyclone器件全局時(shí)鐘盡在掌控
四、M4K使用率
第三部分仿真測(cè)試
筆記10 簡(jiǎn)單的Testbench設(shè)計(jì)
一、Testbench的基本概念
二、簡(jiǎn)單Testbench的搭建
筆記11 Testbench書(shū)寫(xiě)技巧
一、封裝有用的子程序
二、關(guān)于變量的定義
三、HDL的并行性
四、結(jié)構(gòu)化Testbench
五、讀／寫(xiě)紊亂狀態(tài)
六、防止同時(shí)調(diào)用task
筆記12 測(cè)試用例設(shè)計(jì)
一、模擬串口自收發(fā)通信
二、乘法器全覆蓋測(cè)試
三、可重用MCU讀／寫(xiě)設(shè)計(jì)
第四部分時(shí)序分析
筆記13 時(shí)序分析基礎(chǔ)
一、靜態(tài)時(shí)序分析的概念
二、時(shí)鐘相關(guān)概念
三、數(shù)據(jù)傳輸路徑分析
筆記14 基于ISE的時(shí)序約束
一、全局約束
二、分組與OFFSET約束
三、特定路徑約束
四、達(dá)到時(shí)序收斂
筆記15 基于Time Quest的時(shí)序分析
一、從Techology Map Viewer分析Clock Setup Slack
二、基于Time Quest的reg2reg之T分析
三、深入剖析I／O約束中
四、添加時(shí)序例外
五、多周期約束的基本用法
六、QuartusⅡ流水線均衡負(fù)載設(shè)置實(shí)例
七、讀SRAM時(shí)序約束分析
八、源同步接口的時(shí)序模型
九、Recoveiy時(shí)序優(yōu)化一例
十、基于Chip Planner的時(shí)序優(yōu)化一例
第五部分基礎(chǔ)實(shí)驗(yàn)
筆記16 基于EPM240的入門(mén)實(shí)驗(yàn)
一、學(xué)習(xí)板簡(jiǎn)介
二、分頻計(jì)數(shù)實(shí)驗(yàn)
三、按鍵消抖實(shí)驗(yàn)
四、Johnson計(jì)數(shù)器實(shí)驗(yàn)
五、數(shù)碼管顯示實(shí)驗(yàn)
六、乘法器設(shè)計(jì)實(shí)驗(yàn)
七、VGA接口實(shí)驗(yàn)
八、串口通信實(shí)驗(yàn)
九、PS／2鍵盤(pán)解碼實(shí)驗(yàn)
十、I2C通信實(shí)驗(yàn)
十一、SRAM讀／寫(xiě)實(shí)驗(yàn)
十二、MAXⅡ內(nèi)部振蕩時(shí)鐘使用實(shí)例
十三、MAXⅡ的UFM模塊使用實(shí)例
十四、QuartusⅡ調(diào)用Modelsim仿真實(shí)例
筆記17 基于EPlC3的進(jìn)階實(shí)驗(yàn)
一、開(kāi)發(fā)板簡(jiǎn)介
二、AS和JTAG配置方式
三、基于74HC595的數(shù)碼管實(shí)驗(yàn)
四、PLL配置仿真實(shí)驗(yàn)
五、基于FIFO的串口發(fā)送機(jī)設(shè)計(jì)
六、VGA字符顯示實(shí)驗(yàn)
七、基于M4K塊配置ROM的字符數(shù)據(jù)存儲(chǔ)VGA顯示實(shí)驗(yàn)
八、基于M4K塊的單口RAM配置仿真實(shí)驗(yàn)
九、基于M4K塊的移位寄存器配置仿真實(shí)驗(yàn)
十、基于SDRAM讀／寫(xiě)的串口調(diào)試實(shí)驗(yàn)
第六部分項(xiàng)目應(yīng)用
筆記18 DIY邏輯分析儀
一、背景介紹
二、功能需求及模塊劃分
三、數(shù)據(jù)采集、觸發(fā)及存儲(chǔ)
四、基于VGA的顯示界面設(shè)計(jì)
筆記19 DIY數(shù)碼相框
一、背景介紹
二、功能需求及模塊劃分
三、SPI接口控制
四、SD卡數(shù)據(jù)存儲(chǔ)結(jié)構(gòu)與FAT16文件系統(tǒng)
五、SD卡初始化及讀操作
六、SDRAM控制器設(shè)計(jì)
七、BMP格式圖片顯示
第七部分網(wǎng)絡(luò)雜文
筆記20 Xilinx網(wǎng)站資源導(dǎo)航
一、Xilinx軟件介紹
二、軟件版本和軟件更新
三、軟件教程
四、硬件資料
五、參考資源
六、問(wèn)題解決
七、總結(jié)
筆記21 苦練基本功
一、dataslaeet要看原版
二、開(kāi)發(fā)工具要熟練
三、焊接功底要扎實(shí)
四、不要厭煩寫(xiě)文檔
筆記22 永遠(yuǎn)忠于年輕時(shí)的夢(mèng)想
參考文獻(xiàn)