熟妇丰满一级一区特级,中文精品视频

內容簡介

　　《ASIC與Verilog數(shù)字系統(tǒng)設計》從實用角度出發(fā)，系統(tǒng)地介紹了大規(guī)模可編程邏輯器件、EDA設計工具和數(shù)字系統(tǒng)設計方法。主要內容包括四個部分：第1部分介紹數(shù)字系統(tǒng)的概念、設計思想、設計過程，以及基本模塊電路設計和系統(tǒng)設計的概念、方法和原則；第2部分以Altera公司的產品為例，介紹了CPLD和FPGA器件的結構原理；第3部分結合實例全面系統(tǒng)地介紹了MAX+PLUSⅡ軟件和QuartusⅡ軟件的功能特點和使用方法；第4部分通過大量實例深人淺出地展示了Verilog HDL語言的設計方法和技巧，并進一步介紹了用Verilog HDL進行數(shù)字系統(tǒng)設計的方法。全書內容翔實，圖文并茂，方法實用，易讀易懂，并由淺人深地配有幾十個實例和12個實驗。既可作為高等院校本、?？粕目删幊踢壿嬈骷?shù)字系統(tǒng)設計和課程設計等課程的教材或教學參考書，也可作為電子工程技術人員的技術參考書和EDA設計入門讀物。

作者簡介

暫缺《ASIC與Verilog數(shù)字系統(tǒng)設計》作者簡介

圖書目錄

第1章數(shù)字系統(tǒng)設計與PLD
1.1 數(shù)字系統(tǒng)設計
1.2 EDA和PLD發(fā)展概況
1.3 EDA設計流程及其工具
1.4 IP核
思考題和習題
第2章可編程邏輯器件的結構與應用
2.1 概述
2.2 簡單PLD的基本結構
2.3 CPLD結構與工作原理
2.4 FPGA結構與工作原理
2.5 各PLD公司產品概述
2.6 PLD的編程與測試技術
思考題和習題
第3章 Altera可編程邏輯器件開發(fā)軟件
3.1 MAX+PLUSⅡ軟件介紹
3.2 QuartusⅡ的應用
思考題和習題
第4章 Verilog HDL硬件描述語言
4.1 Verilog HDL語言簡介
4.2 Verilog HDL語言基礎知識
4.3 Verilog HDL的結構描述方式
4.4 Verilog HDL的數(shù)據(jù)流描述方式
4.5 Verilog HDL的行為描述方式
4.6 task和function
4.7 Verilog HDL描述的可綜合性分析
思考題和習題
第5章數(shù)字電路設計方法
5.1 常用組合邏輯電路的設計應用
5.2 常用時序邏輯電路的設計應用
5.3 有限狀態(tài)機的設計
5.4 毛刺的消除
思考題和習題
第6章數(shù)字系統(tǒng)綜合設計實例
6.1 數(shù)碼管動態(tài)掃描顯示電路設計
6.2 矩陣鍵盤掃描電路設計
6.3 籃球比賽24s設計
6.4 數(shù)字鐘的層次化設計
6.5 智能洗衣機控制器的設計
6.6 智能電梯控制器的設計
6.7 九九乘法表系統(tǒng)設計
6.8 計算器設計
第7章數(shù)字電路與系統(tǒng)設計實踐
實驗一 4位全加器設計
實驗二 32選1數(shù)據(jù)選擇器設計
實驗三 4位超前進位加法器設計
實驗四 8位加減法器設計
實驗五十進制計數(shù)器設計
實驗六多功能分頻器設計
實驗七 8位移位寄存器設計
實驗八有限狀態(tài)機設計
實驗九電子密碼鎖設計
實驗十健身游戲機設計
實驗十一同步FIFO設計
實驗十二 DDS正弦信號發(fā)生器設計
附錄A Verilog HDL關鍵字
附錄B CPLD／FPGA實驗系統(tǒng)使用說明
參考文獻