流處理器研究與設(shè)計(jì)

第1章　緒論
1.1　VLSI技術(shù)的發(fā)展對(duì)處理器體系結(jié)構(gòu)的影響
1.2　應(yīng)用對(duì)體系結(jié)構(gòu)提出的新要求
1.3　高性能體系結(jié)構(gòu)面臨新的挑戰(zhàn)
1.3.1　專(zhuān)用處理器
1.3.2　通用微處理器
1.3.3　DSP與可編程的媒體處理器
1.4　新興的流處理器
1.4.1　Imagine和Merrimac
1.4.2　CELL處理器
1.4.3　基于片上存儲(chǔ)的VIRAM體系結(jié)構(gòu)
1.4.4　片內(nèi)多處理機(jī)體系結(jié)構(gòu)的代表：RAW和TRIPS
1.4.5　流計(jì)算模型SCORE
1.4.6　新型流體系結(jié)構(gòu)小結(jié)
第2章　流處理
2.1　流處理思想
2.2　硬件結(jié)構(gòu)模型
2.2.1　解耦合計(jì)算和訪存
2.2.2　多級(jí)存儲(chǔ)層次
2.3　流處理實(shí)例及與向量處理的比較
2.4　小結(jié)
第3章　流處理器微體系結(jié)構(gòu)
3.1　流體系結(jié)構(gòu)設(shè)計(jì)思想
3.1.1　控制子系統(tǒng)
3.1.2　存儲(chǔ)子系統(tǒng)
3.1.3　計(jì)算子系統(tǒng)
3.1.4　對(duì)外接口
3.2　流處理器的指令集設(shè)計(jì)技術(shù)
3.2.1　流級(jí)指令
3.2.2　kernel級(jí)指令
3.3　流處理器的流水線設(shè)計(jì)技術(shù)
3.3.1　核心指令執(zhí)行流水線的組織結(jié)構(gòu)
3.3.2　流數(shù)據(jù)訪問(wèn)流水線的組織結(jié)構(gòu)
3.3.3　流水線的數(shù)據(jù)通路及其相關(guān)處理
3.4　流處理器計(jì)算子系統(tǒng)的設(shè)計(jì)
3.4.1　簇內(nèi)寄存器文件系統(tǒng)
3.4.2　簇內(nèi)交叉互連開(kāi)關(guān)
3.4.3　運(yùn)算單元 ALU和DSQ
3.4.4　計(jì)算簇內(nèi)便箋存儲(chǔ)器設(shè)計(jì)
3.4.5　計(jì)算簇間的通信單元設(shè)計(jì)
3.4.6　流IO單元設(shè)計(jì)
3.5　流處理器控制子系統(tǒng)的設(shè)計(jì)
3.5.1　核心指令控制邏輯
3.5.2　流指令控制邏輯
3.5.3　標(biāo)量處理器核的控制邏輯
3.6　流處理器存儲(chǔ)子系統(tǒng)的設(shè)計(jì)
3.6.1　流寄存器文件
3.6.2　Cache
3.6.3　DRAM存儲(chǔ)器
3.7　流處理器核對(duì)外接口的設(shè)計(jì)
3.7.1　與標(biāo)量處理器核的接口
3.7.2　多片流處理器核互連接口
3.7.3　片上總線接口
3.8　提高性能的優(yōu)化設(shè)計(jì)討論
3.8.1　條件流
3.8.2　片上索引流
3.8.3　軟件流水
3.9　流處理器實(shí)例
3.9.1　用于數(shù)字媒體處理的流處理器Storm
3.9.2　用于科學(xué)計(jì)算的流處理器FT64
3.10　小結(jié)
第4章　流處理器協(xié)同機(jī)制
4.1　概述
4.2　軟件協(xié)同控制機(jī)制
4.2.1　軟件協(xié)同的工作原理
4.2.2　協(xié)處理中間件
4.3　硬件協(xié)同控制機(jī)制
4.3.1　異構(gòu)核協(xié)同單元
4.3.2　協(xié)處理中間件
4.3.3　異構(gòu)核協(xié)同任務(wù)的實(shí)現(xiàn)
4.4　異構(gòu)核間的數(shù)據(jù)傳輸
4.4.1　分離片外存儲(chǔ)空間
4.4.2　共享片外存儲(chǔ)空間
4.5　小結(jié)
第5章　流編程模型與編譯器
5.1　流編程模型
5.1.1　流級(jí)程序
5.1.2　核心程序
5.1.3　StreamC/KernelC語(yǔ)言
5.1.4　層次化的流編譯器結(jié)構(gòu)
5.2　核心級(jí)編譯器設(shè)計(jì)
5.2.1　核心級(jí)編譯器流程
5.2.2　VLIW調(diào)度
5.2.3　通信調(diào)度
5.2.4　寄存器分配
5.3　流級(jí)編譯器設(shè)計(jì)
5.3.1　流級(jí)編譯概述
5.3.2　流級(jí)編譯的流程
5.3.3　流調(diào)度
5.4　其他流編程語(yǔ)言與編譯環(huán)境
5.5　小結(jié)
第6章　流應(yīng)用與編程
6.1　流應(yīng)用概述
6.2　流應(yīng)用的映射
6.2.1　程序特征分析
6.2.2　劃分?jǐn)?shù)據(jù)流圖
6.2.3　計(jì)算核心的編寫(xiě)
6.2.4　流組織及其常用方法
6.3　媒體應(yīng)用實(shí)例：高清H.264編碼
6.3.1　H.264簡(jiǎn)介
6.3.2　流化平臺(tái)介紹
6.3.3　H.264的流化實(shí)現(xiàn)
6.3.4　H.264的流化結(jié)果分析
6.4　科學(xué)計(jì)算實(shí)例：梅森素?cái)?shù)求解法
6.4.1　梅森素?cái)?shù)及其求解方法LUCAS
6.4.2　LUCAS-Lehmer法的流式實(shí)現(xiàn)
6.4.3　LUCAS流式算法在FT64上的性能分析和評(píng)測(cè)
6.5　小結(jié)
第7章　多核流處理器設(shè)計(jì)
7.1　流體系結(jié)構(gòu)多維可擴(kuò)展性
7.1.1　簇內(nèi)擴(kuò)展
7.1.2　簇間擴(kuò)展
7.1.3　多核擴(kuò)展
7.2　多核流體系結(jié)構(gòu)
7.2.1　多核流體系結(jié)構(gòu)的頂層硬件結(jié)構(gòu)
7.2.2　流傳輸協(xié)議
7.2.3　流互連網(wǎng)絡(luò)模塊
7.3　TiSA多核流程序的設(shè)計(jì)與編譯
7.3.1　面向多核的流程序設(shè)計(jì)
7.3.2　多核流程序的靜態(tài)編譯
7.4　流體系結(jié)構(gòu)的多維擴(kuò)展代價(jià)與性能
7.4.1　VLSI開(kāi)銷(xiāo)
7.4.2　性能效率
7.5　小結(jié)
第8章　未來(lái)流處理器研究
8.1　非規(guī)則流研究
8.2　編程模式研究
8.3　基于流模型的多核調(diào)度
8.4　通用領(lǐng)域的發(fā)展
8.5　其他的研究點(diǎn)
8.6　小結(jié)
參考文獻(xiàn)