計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)

第1章 計(jì)算機(jī)系統(tǒng)概論
1.1 計(jì)算機(jī)的分類、發(fā)展與應(yīng)用
1.1.1 計(jì)算機(jī)的分類
1.1.2 計(jì)算機(jī)的發(fā)展概況
1.1.3 計(jì)算機(jī)的應(yīng)用
1.2 計(jì)算機(jī)的基本組成
1.2.1 計(jì)算機(jī)硬件
1.2.2 計(jì)算機(jī)軟件
1.2.3 軟件與硬件的邏輯等價(jià)性
1.3 計(jì)算機(jī)系統(tǒng)的概念
1.3.1 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)
1.3.2 計(jì)算機(jī)系統(tǒng)的三個(gè)術(shù)語(yǔ)
1.3.3 計(jì)算機(jī)體系結(jié)構(gòu)的分類
習(xí)題
第2章 運(yùn)算方法和運(yùn)算器
2.1 數(shù)據(jù)信息的表示
2.1.1 數(shù)值數(shù)據(jù)的表示
2.1.2 非數(shù)值數(shù)據(jù)的表示
2.1.3 數(shù)據(jù)信息的校驗(yàn)
2.2 定點(diǎn)運(yùn)算和定點(diǎn)運(yùn)算器
2.2.1 定點(diǎn)加、減法運(yùn)算
2.2.2 定點(diǎn)乘、除法運(yùn)算
2.2.3 邏輯運(yùn)算
2.2.4 定點(diǎn)運(yùn)算器的組成
2.3 浮點(diǎn)運(yùn)算和浮點(diǎn)運(yùn)算器
2.3.1 浮點(diǎn)數(shù)的加、減法運(yùn)算
2.3.2 浮點(diǎn)數(shù)的乘、除法運(yùn)算
2.3.3 浮點(diǎn)運(yùn)算流水線
2.3.4 浮點(diǎn)運(yùn)算器實(shí)例
習(xí)題
第3章 存儲(chǔ)系統(tǒng)
3.1 存儲(chǔ)器概述
3.1.1 基本概念
3.1.2 存儲(chǔ)器的分類
3.1.3 存儲(chǔ)器的分級(jí)結(jié)構(gòu)
3.1.4 存儲(chǔ)器的基本構(gòu)成
3.2 半導(dǎo)體存儲(chǔ)器芯片
3.2.1 隨機(jī)讀寫存儲(chǔ)器
3.2.2 只讀存儲(chǔ)器
3.3 主存儲(chǔ)器
3.3.1 主存儲(chǔ)器的技術(shù)指標(biāo)
3.3.2 主存儲(chǔ)器的基本組成
3.3.3 主存儲(chǔ)器的擴(kuò)展
3.4 高速存儲(chǔ)器
3.4.1 雙端口存儲(chǔ)器
3.4.2 多模塊交叉存儲(chǔ)器
3.4.3 相聯(lián)存儲(chǔ)器
3.5 高速緩沖存儲(chǔ)器
3.5.1 cache基本原理
3.5.2 地址映射
3.5.3 替換策略
3.5.4 寫操作策略
3.5.5 Pentium PC機(jī)的cache
3.6 虛擬存儲(chǔ)器
3.6.1 虛擬存儲(chǔ)器基本原理
3.6.2 頁(yè)式虛擬存儲(chǔ)器
3.6.3 段式虛擬存儲(chǔ)器
3.6.4 段頁(yè)式虛擬存儲(chǔ)器
3.6.5 替換算法
3.6.6 Pentium PC機(jī)的虛擬地址模式
3.7 存儲(chǔ)保護(hù)
3.7.1 存儲(chǔ)區(qū)域保護(hù)
3.7.2 訪問方式保護(hù)
習(xí)題
第4章 指令系統(tǒng)
4.1 指令系統(tǒng)概述
4.1.1 指令系統(tǒng)的發(fā)展
4.1.2 指令系統(tǒng)的性能要求
4.2 指令格式
4.2.1 操作碼
4.2.2 地址碼
4.2.3 指令字長(zhǎng)度
4.2.4 指令助記符
4.3 指令分類
4.4 尋址方式
4.4.1 指令尋址方式
4.4.2 操作數(shù)尋址方式
4.4.3 堆棧尋址方式
4.5 指令系統(tǒng)實(shí)例
4.5.1 8086／8088指令系統(tǒng)
4.5.2 Pentium指令系統(tǒng)
4.5.3 Pentium4指令系統(tǒng)
4.5.4 Core2指令系統(tǒng)
習(xí)題
第5章 中央處理器
5.1 CPU的功能和組成
5.1.1 CPU的基本功能
5.1.2 CPU的基本組成
5.1.3 CPU中的主要寄存器
5.1.4 操作控制器和時(shí)序發(fā)生器
5.2 CPU的工作過程
5.2.1 指令的執(zhí)行過程
5.2.2 指令周期
5.2.3 時(shí)序發(fā)生器
5.2.4 控制方式
5.3 操作控制器
5.3.1 組合邏輯控制器
5.3.2 微程序控制器
5.3.3 組合邏輯控制器與微程序控制器的比較
5.4 CPU新技術(shù)
5.4.1 并行處理技術(shù)概述
5.4.2 流水線技術(shù)
5.4.3 S1MD技術(shù)
5.4.4 RISC技術(shù)
5.4.5 超線程／多核技術(shù)
5.4.6 動(dòng)態(tài)執(zhí)行技術(shù)
5.4.7 低功耗管理技術(shù)
5.5 CPU實(shí)例
5.5.1 8086／8088CPU
5.5.2 PentiumCPU
5.5.3 Pentium4CPU
5.5.4 Core2CPU
習(xí)題
第6章 總線系統(tǒng)
6.1 總線系統(tǒng)概述
6.1.1 總線的基本概念
6.1.2 總線的內(nèi)部結(jié)構(gòu)
6.1.3 總線接口
6.1.4 總線的連接方式
6.2 總線的控制與通信
6.2.1 總線的控制
6.2.2 總線的通信
6.2.3 信息傳送方式
6.3 總線系統(tǒng)實(shí)例
6.3.1 ISA總線
6.3.2 PCI總線
6.3.3 AGP總線
6.3.4 PCIExpress總線
習(xí)題
第7章 輸入輸出(I／o)系統(tǒng)
7.1 輸入輸出控制方式
7.2 程序中斷方式
7.2.1 中斷的基本概念
7.2.2 單級(jí)中斷與多級(jí)中斷
7.2.3 中斷控制器
7.3 DMA方式
7.3.1 DMA基本概念
7.3.2 基本的DMA控制器
……
第8章 并行計(jì)算機(jī)系統(tǒng)