計算機系統(tǒng)綜合課程設計

第1章 概述1
1.1 計算機系統(tǒng)概述1
1.1.1 計算機系統(tǒng)的組成1
1.1.2 計算機存儲結構類型5
1.1.3 計算機指令集類型6
1.1.4 單周期、多周期和流水線處理器6
1.2 嵌入式系統(tǒng)與軟硬件協(xié)作設計8
1.2.1 嵌入式系統(tǒng)概述8
1.2.2 SoC技術及其發(fā)展9
1.2.3 軟硬件協(xié)同設計10
1.3 目標系統(tǒng)MiniSys概述11
思考題12

第2章 MiniSys CPU設計14
2.1 MiniSys CPU結構14
2.1.1 MiniSys CPU體系結構14
2.1.2 MiniSys CPU的寄存器組16
2.1.3 MiniSys的指令系統(tǒng)18
2.1.4 MiniSys指令執(zhí)行過程分析32
2.2 MiniSys CPU設計40
2.2.1 取指單元的設計41
2.2.2 控制單元的設計44
2.2.3 譯碼單元及寄存器組的設計45
2.2.4 執(zhí)行單元的設計50
2.2.5 存儲單元的設計56
2.2.6 頂層文件的設計58
思考題61

第3章 MiniSys接口部件設計62
3.1 I/O接口模塊設計62
3.1.1 I/O端口地址與I/O地址空間設計62
3.1.2 MiniSysBus與總線控制模塊設計64
3.2 中斷模塊設計68
3.2.1 MiniSys的中斷系統(tǒng)68
3.2.2 中斷控制邏輯的設計70
3.3 常規(guī)接口部件的設計71
3.3.1 4位7段LED數碼管控制器71
3.3.2 4×4鍵盤控制器74
3.3.3 定時/計數器77
3.3.4 PWM控制器84
3.3.5 UART串行通信控制器86
3.3.6 看門狗控制器92
思考題 95

第4章 BIOS設計96
4.1 堆棧的實現96
4.2 BIOS的基本功能97
4.2.1 BIOS及其基本功能97
4.2.2 BIOS程序的設計97
4.3 BIOS基本功能設計99
4.3.1 初始化模塊99
4.3.2 7段LED數碼管顯示模塊100
4.3.3 鍵盤功能模塊102
思考題106

第5章 匯編器的設計107
5.1 MiniSys匯編語言程序設計107
5.1.1 匯編偽指令107
5.1.2 匯編程序結構109
5.1.3 中斷處理程序設計110
5.1.4 MiniSys程序編程還需注意的問題111
5.2 MiniSys匯編語言匯編器112
5.2.1 MiniSys匯編基礎113
5.2.2 一個簡易匯編器程序114
思考題143

第6章 綜合測試與驗證145
6.1 測試方法簡介145
6.2 對CPU正確性的測試與驗證146
6.3 對接口部件的測試與驗證153
6.3.1 LED數碼管控制器的測試與驗證153
6.3.2 4×4鍵盤控制器的測試與驗證154
6.3.3 定時/計數器的測試與驗證154
6.3.4 PWM控制器的測試與驗證156
6.3.5 UART串行通信控制器的測試與驗證157
6.3.6 看門狗控制器的測試與驗證158
6.3.7 與CPU聯(lián)合測試與驗證159
6.4 軟件系統(tǒng)的測試與驗證165
思考題169

第7章 高級設計討論170
7.1 流水線CPU設計170
7.1.1 流水線的概念170
7.1.2 流水線設計中需解決的關鍵問題175
7.1.3 流水線的設計178
7.2 乘法和除法運算單元設計180
7.2.1 乘除法指令的擴展與寄存器設置180
7.2.2 乘法運算單元的設計181
7.2.3 除法運算單元的設計182
7.3 浮點運算單元設計185
7.3.1 IEEE 754浮點標準185
7.3.2 數據類型與寄存器擴展186
7.3.3 浮點指令級的擴展186
7.4 Mini C編譯器的設計188
7.4.1 Mini C簡介188
7.4.2 詞法分析工具190
7.4.3 語法分析工具205
7.4.4 編譯器設計216
思考題223

第8章 Verilog HDL語言基礎224
8.1 Verilog HDL設計初步224
8.1.1 Verilog HDL設計流程簡介224
8.1.2 Verilog HDL語言與C語言的比較225
8.1.3 基本的Verilog HDL模塊225
8.2 Verilog語言要素229
8.2.1 詞法229
8.2.2 數據類型232
8.2.3 寄存器和存儲器234
8.3 Verilog HDL行為語句234
8.3.1 過程語句235
8.3.2 語句塊238
8.3.3 賦值語句239
8.3.4 高級程序語句241
8.4 有限狀態(tài)機246
8.4.1 有限狀態(tài)機的基本概念246
8.4.2 用Verilog HDL語言設計有限狀態(tài)機250
8.5 Verilog HDL的描述風格256
8.5.1 門級描述方式256
8.5.2 數據流描述方式260
8.5.3 行為描述方式260
思考題261

附錄A Quartus II工具的使用262
A.1 Quartus II簡介262
A.2 Quartus II設計流程262
A.2.1 使用圖形設計芯片263
A.2.2 使用Verilog語言進行設計275
A.2.3 頂層文件的設計277
A.2.4 器件編程(芯片下載)281
附錄B “計算機系統(tǒng)綜合設計”設計報告283
參考文獻288