TMS320C6000 DSP實用技術與開發(fā)案例

第1章　概述　1
1.1　DSP的基本知識　1
1.1.1　DSP技術的發(fā)展歷程　1
1.1.2　DSP的特點　2
1.1.3　DSP的分類　3
1.2　各個公司的DSP介紹　4
1.2.1　TI公司的DSP芯片　4
1.2.2　其他公司的DSP芯片　10
1.3　TMS320C6000的概述　13
1.3.1　TMS320C6000簡介　13
1.3.2　TMS320C6000的構成　13
1.3.3　TMS320C6000的并行處理特點　14
1.3.4　VLIW結構特點分析　14
1.3.5　TMS320C6000的應用　15
1.4　DSP發(fā)展方向及其應用　15
1.4.1　中國國內DSP的發(fā)展　15
1.4.2　DSP技術的發(fā)展趨勢　15
1.4.3　DSP的應用　17
1.4.4　DSP新興市場及未來應用發(fā)展方向　17
第2章　CPU結構和指令系統(tǒng)　20
2.1　CPU結構　20
2.1.1　CPU組成　20
2.1.2　CPU數據通路　21
2.2　流水線　23
2.2.1　流水線概述　23
2.2.2　不同指令的流水操作　26
2.2.3　指令對流水線性能的影響　29
2.2.4　存儲器對流水線性能的影響　31
2.3　CPU控制寄存器　33
2.3.1　CSR寄存器　34
2.3.2　PDCTL寄存器　34
2.3.3　PCE1寄存器　35
2.3.4　FADCR寄存器　35
2.3.5　FAUCR寄存器　36
2.3.6　FMCR寄存器　36
2.4　匯編指令系統(tǒng)　37
2.4.1　指令和功能單元　37
2.4.2　延遲時隙　38
2.4.3　并行操作　39
2.4.4　條件操作　40
2.4.5　資源限制　41
2.4.6　尋址方式　43
2.5　匯編偽指令　44
2.5.1　常用的匯編偽指令　45
2.5.2　例程　47
第3章　仿真器與仿真軟件　50
3.1　仿真器的安裝和調試　50
3.1.1　仿真器的特點　50
3.1.2　仿真器的安裝　50
3.1.3　仿真器的配置　50
3.1.4　仿真器的調試　53
3.2　仿真軟件CCS的安裝和使用　55
3.2.1　CCS的主要特性　55
3.2.2　CCS的安裝和設置　57
3.2.3　創(chuàng)建新工程　62
3.2.4　工程調試　64
3.2.5　查看調試中的信息　72
3.2.6　CCS的圖形功能　76
3.2.7　CCS對數據的文件處理　81
3.2.8　編譯匯編和鏈接設置　82
3.2.9　CCS中的其他問題　83
3.3　 實時操作系統(tǒng)DSP/BIOS　85
3.3.1　概述和組成　85
3.3.2　生成程序　89
3.3.3　文件　91
3.3.4　監(jiān)測　92
3.3.5　線程　96
3.3.6　旗語和郵箱　102
3.3.7　時鐘和內存管理　104
3.3.8　輸入輸出和管道　106
第4章　軟件設計和算法優(yōu)化　109
4.1　軟件設計　109
4.1.1　軟件開發(fā)工具簡介　109
4.1.2　軟件設計流程　110
4.2　編譯和連接　110
4.2.1　編譯　111
4.2.2　連接　112
4.2.3　配置文件　113
4.3　匯編語言程序設計　116
4.3.1　設計思路　116
4.3.2　設計過程　116
4.3.3　匯編優(yōu)化　124
4.4　DSP的C/C++語言程序設計　129
4.4.1　面向DSP的C/C++語言程序設計流程　130
4.4.2　標識符和常數以及數據類型的說明　133
4.4.3　關鍵字說明　133
4.4.4　寄存器變量說明　136
4.4.5　直接嵌入匯編指令　136
4.4.6　實用指令　137
4.5　 DSP的C/C++語言運行環(huán)境　142
4.5.1　存儲器模式　142
4.5.2　字符串常量　144
4.5.3　寄存器規(guī)則　145
4.5.4　函數結構和調用規(guī)則　145
4.5.5　C/C++語言與匯編語言的混合編程方法　146
4.5.6　C/C++程序使用內聯的匯編函數　149
4.5.7　中斷處理　151
4.6　C/C++程序的編寫和優(yōu)化　152
4.6.1　代碼編寫　152
4.6.2　代碼分析　153
4.6.3　代碼編譯　155
4.6.4　代碼優(yōu)化　155
4.6.5　線性匯編　160
第5章　硬件系統(tǒng)結構　162
5.1　硬件結構概述　162
5.2　片內存儲器　163
5.2.1　片內存儲器概述　163
5.2.2　C620x/670x片內程序存儲器　163
5.2.3　C620x/670x片內數據存儲器　166
5.2.4　C621x/671x/64x片內存儲器　169
5.2.5　控制寄存器　174
5.3　中斷　175
5.3.1　中斷概述　175
5.3.2　中斷源　175
5.3.3　中斷寄存器　176
5.3.4　外部中斷信號時序　179
5.3.5　中斷響應過程　180
5.3.6　中斷向量程序　181
5.4　定時器　183
5.4.1　定時器概述　183
5.4.2　定時器結構　184
5.4.3　定時器寄存器　184
5.4.4　定時器的工作原理　186
5.4.5　定時器例程　187
5.5　EMIF接口　190
5.5.1　EMIF接口概述　190
5.5.2　EMIF接口寄存器　191
5.5.3　EMIF接口和SDRAM的連接　197
5.5.4　EMIF接口和SBRAM的連接　202
5.5.5　EMIF接口和異步設備的連接　204
5.5.6　EMIF接口的總線仲裁　205
5.5.7　EMIF接口外部存儲器的優(yōu)先級　206
5.5.8　EMIF接口的一些特殊狀態(tài)　207
5.6　外部擴展總線　207
5.6.1　外部擴展總線概述　207
5.6.2　外部擴展總線寄存器　208
5.6.3　外部擴展總線I/O口工作方式　211
5.6.4　外部擴展總線主機口工作方式　215
5.6.5　外部擴展總線的仲裁　220
5.6.6　外部擴展總線的啟動配置　221
5.6.7　外部擴展總線連接多個DSP　222
5.7　DMA控制器　224
5.7.1　DMA概述　224
5.7.2　DMA結構　225
5.7.3　DMA寄存器　226
5.7.4　DMA的操作　231
5.7.5　DMA應用實例　236
5.8　EDMA控制器　239
5.8.1　EDMA概述　239
5.8.2　EDMA寄存器　240
5.8.3　EDMA參數RAM　243
5.8.4　EDMA的傳輸類型　245
5.8.5　EDMA的操作　246
5.8.6　QDMA　251
5.8.7　EDMA的應用實例　252
5.9　緩沖串口　255
5.9.1　緩沖串口概述　255
5.9.2　緩沖串口結構　256
5.9.3　緩沖串口寄存器　257
5.9.4　緩沖串口的操作　264
5.9.5　緩沖串口的SPI協議　271
5.9.6　緩沖串口用作通用I/O口　272
5.10　HPI接口　273
5.10.1　HPI接口概述　273
5.10.2　HPI接口的結構　273
5.10.3　HPI接口寄存器　275
5.10.4　HPI接口的讀寫時序　277
5.10.5　HPI接口的操作　278
5.10.6　HPI接口應用實例　282
5.10.7　HPI接口的啟動　283
第6章　硬件系統(tǒng)開發(fā)　287
6.1　引腳信號　287
6.2　最小系統(tǒng)設計　293
6.2.1　JTAG仿真口的設計　293
6.2.2　電源設計　295
6.2.3　時鐘信號的連接　298
6.2.4　復位和看門狗電路的連接　300
6.2.5　其他引腳和測試信號　301
6.2.6　最小系統(tǒng)的檢測　301
6.3　DSP和高速AD的連接　302
6.3.1　ADS5422的原理及結構　302
6.3.2　ADS5422的信號輸入方式　304
6.3.3　ADS5422的時鐘輸入　305
6.3.4　ADS5422的采樣和數據格式　306
6.3.5　ADS5422和C6203B的連接　308
6.4　DSP和FIFO的連接　318
6.4.1　IDT72V2113的原理及結構　318
6.4.2　IDT72V2113的字長和字深擴展　321
6.4.3　IDT72V2113和C6203B的連接　323
6.5　DSP和FLASH的連接　325
6.5.1　FLASH的選擇　325
6.5.2　閃速存儲器SST29LE010　326
6.5.3　SST29LE010與C6211的連接　328
6.5.4　應用FlashBurn擦寫FLASH　336
6.6　DSP和USB 2.0控制器的連接　338
6.6.1　USB總線概述　338
6.6.2　USB控制器CY7C68013　339
6.6.3　CY7C68013與C6203B的連接　344
6.7　DSP和音頻AD/DA的連接　348
6.7.1　TLC320AD50概述　348
6.7.2　AD50的引腳說明　349
6.7.3　AD50的初始化　351
6.7.4　AD50的硬件連接　354
6.7.5　AD50的軟件連接　357
6.8　DSP和異步串口的連接　357
6.8.1　通用串口模式　358
6.8.2　GPIO模式　360
6.8.3　總線擴展模式　361
6.8.4　程序實現　362
6.9　DSP仿真器的研制　370
6.9.1　系統(tǒng)硬件結構　371
6.9.2　系統(tǒng)軟件結構　372
第7章　算法實現　375
7.1　噪聲發(fā)生器　375
7.2　數字濾波器　377
7.2.1　FIR濾波器原理　377
7.2.2　MATLAB語言仿真　378
7.2.3　匯編語言代碼實現　379
7.3　RS編碼和GF域的運算　382
7.4　語音編碼　386
7.5　遠程DSP開發(fā)平臺　391
7.5.1　系統(tǒng)結構　391
7.5.2　工作原理　393
7.5.3　上層軟件設計　395
7.6　空間譜估計　396
7.6.1　MUSIC算法　396
7.6.2　算法實現　399
7.6.3　系統(tǒng)實現　403
7.7　快速傅里葉變換　404
縮略語　419
參考文獻　421