嵌入式系統(tǒng)基礎(chǔ)教程

定　價(jià)：￥42.00

作　者：	俞建新
出版社：	機(jī)械工業(yè)出版社
叢編項(xiàng)：	重點(diǎn)大學(xué)計(jì)算機(jī)教材
標(biāo)　簽：	計(jì)算機(jī)體系結(jié)構(gòu)

購(gòu)買這本書(shū)可以去

ISBN：	9787111229445	出版時(shí)間：	2008-03-01	包裝：	平裝
開(kāi)本：	16	頁(yè)數(shù)：	382 pages	字?jǐn)?shù)：

內(nèi)容簡(jiǎn)介

　　《嵌入式系統(tǒng)基礎(chǔ)教程》全面介紹了32位嵌入式系統(tǒng)的基礎(chǔ)理論和知識(shí)，教學(xué)重點(diǎn)是基于ARM處理器的32位嵌入式硬件平臺(tái)。主要內(nèi)容包括：嵌入式系統(tǒng)的基本概念、可編程邏輯器件（FPGA）和知識(shí)產(chǎn)權(quán)（1P）核基礎(chǔ)、低功耗原理；嵌入式微處理器特色硬件技術(shù)、嵌入式調(diào)試方法；ARM處理器體系結(jié)構(gòu)、ARM尋址方式和ARM指令集、ARM匯編語(yǔ)言程序設(shè)計(jì)和ARM開(kāi)發(fā)工具；嵌入式處理器的中斷控制、DAM控制和時(shí)間管理；嵌入式存儲(chǔ)器、嵌入式總線、嵌入式接口和嵌入式常用外部設(shè)備；實(shí)時(shí)系統(tǒng)和實(shí)時(shí)操作系統(tǒng)、實(shí)時(shí)系統(tǒng)常用調(diào)度算法、嵌人式系統(tǒng)的引導(dǎo)加載程序、嵌入式實(shí)時(shí)操作系統(tǒng)IxC／OS-II。本書(shū)可以作為高等院校計(jì)算機(jī)專業(yè)、嵌入式專業(yè)、電子專業(yè)以及其他相關(guān)專業(yè)的本科生或者研究生的嵌入式系統(tǒng)課程教材，也可以作為嵌入式開(kāi)發(fā)技術(shù)人員的技術(shù)培訓(xùn)教材或者開(kāi)發(fā)參考書(shū)。

作者簡(jiǎn)介

暫缺《嵌入式系統(tǒng)基礎(chǔ)教程》作者簡(jiǎn)介

圖書(shū)目錄

前言
第1章　嵌入式系統(tǒng)概論
　1.1　嵌入式系統(tǒng)概述
　1.2　嵌入式系統(tǒng)發(fā)展簡(jiǎn)史
　　1.2.1　微處理器的發(fā)展
　　1.2.2　嵌入式系統(tǒng)的發(fā)展
　1.3　嵌入式系統(tǒng)的特點(diǎn)
　1.4　嵌入式系統(tǒng)的基本分類
　1.5　嵌入式系統(tǒng)的基本組成
　1.6　嵌入式處理器
　1.7　嵌入式系統(tǒng)的發(fā)展趨勢(shì)
　　1.7.1　嵌入式系統(tǒng)的現(xiàn)狀及主要制約因素
　　1.7.2　嵌入式系統(tǒng)的發(fā)展方向
　1.8　嵌入式系統(tǒng)的相關(guān)研究領(lǐng)域
　　1.8.1　嵌入式系統(tǒng)的主干學(xué)科領(lǐng)域
　　1.8.2　與嵌入式系統(tǒng)關(guān)系密切的技術(shù)領(lǐng)域
　1.9 本章小結(jié)
　1.10　習(xí)題和思考題
第2章　可編程邏輯器件與IP核
　2.1　EDA與可編程邏輯器件
　　2.1.1　EDA
　　2.1.2　硬件描述語(yǔ)言
　　2.1.3　可編程邏輯器件
　　2.1.4　主流的CPLD／FPGA開(kāi)發(fā)工具
　　2.1.5　可編程邏輯器件CPLD／FPGA的設(shè)計(jì)流程
　2.2　FPGA應(yīng)用舉例
　　2.2.1　FPGA應(yīng)用舉例一：16位m序列偽隨機(jī)信號(hào)發(fā)生器
　　2.2.2　FPGA應(yīng)用舉例二：擴(kuò)展的凱撒密碼加密器
　2.3　系統(tǒng)級(jí)芯片
　　2.3.1　硅知識(shí)產(chǎn)權(quán)和知識(shí)產(chǎn)權(quán)核
　　2.3.2　系統(tǒng)芯片
　　2.3.3　IP核標(biāo)準(zhǔn)化基礎(chǔ)
　　2.3.4　IP核形態(tài)與優(yōu)選原則
　2.4　IP核互連與片上總線
　　2.4.1　IP核互連的拓?fù)浣Y(jié)構(gòu)
　　2.4.2　片上總線
　　2.4.3　片上總線CoreConnect
　　2.4.4　片上總線Avalon
　　2.4.5　五種片上總線的性能比較
　2.5　低功耗設(shè)計(jì)的基本原理
　　2.5.1　硬件低功耗設(shè)計(jì)
　　2.5.2　軟件低功耗設(shè)計(jì)
　2.6　本章小結(jié)
　2.7　習(xí)題和思考題
第3章　嵌入式微處理器技術(shù)基礎(chǔ)
　3.1　嵌入式微處理器的典型技術(shù)
　　3.1.1　I／O端口統(tǒng)一編址與特殊功能寄存器
　　3.1.2　哈佛結(jié)構(gòu)
　　3.1.3　桶型移位器
　　3.1.4　正交指令集
　　3.1.5　雙密度指令集
　　3.1.6　看門狗定時(shí)器
　　3.1.7　邊界對(duì)準(zhǔn)與端序
　　3.1.8　地址重映射
　　3.1.9　FIF0緩沖寄存器
　　3.1.10　主存控制器
　3.2　主流嵌入式微處理器
　　3.2.1　ARM系列嵌入式微處理器
　　3.2.2　MIPS RISC嵌入式　微處理器
　　3.2.3　PowerPC系列嵌入式微處理器
　3.3　嵌入式系統(tǒng)調(diào)試技術(shù)
　　3.3.1　指令集模擬器
　　3.3.2　ROM仿真器
　　3.3.3　實(shí)時(shí)在線仿真
　　3.3.4　片上調(diào)試技術(shù)與背景調(diào)試模式
……
第4章組合邏輯電路
第5章觸發(fā)器
第6章時(shí)序邏輯電路
第7章脈沖波形的產(chǎn)生與整形
第8章半導(dǎo)體儲(chǔ)存器宇可編程邏輯器件
第9章 A/D與D/A轉(zhuǎn)換器
第10章數(shù)字系統(tǒng)的設(shè)計(jì)
附錄
參考文獻(xiàn)