基于EDA技術(shù)的計算機組成原理實驗

上編：實驗環(huán)境簡介
1 ALTERA開發(fā)系統(tǒng)MAX+PLUSⅡ基本操作
2 QUARTUSⅡ開發(fā)軟件快速入門
3 實驗平臺DDA-I介紹
4 DDA-Ⅲ實驗平臺簡介
5 測試工具邏輯分析儀概述
中 編：實 驗
實驗1 總線數(shù)據(jù)傳輸實驗
附1 總線概述
實驗2 十進制加法單元實驗
實驗3 八位運算器組成實驗(一)
實驗4 八位運算器的復(fù)合運算實驗(二)
實驗5 快速進位鏈實驗
實驗6 可變換多種結(jié)構(gòu)的運算器實驗
附2 運算器概述
實驗7 存儲器實驗
實驗8 存儲器部件實驗
實驗9 雙端口存儲器實驗
附3 存儲器概述
實驗10 數(shù)據(jù)通路實驗
附4 數(shù)據(jù)通路概述
實驗11 時序電路的組成與控制原理實驗
附5 時序電路概述
實驗12 微程序控制器實驗
實驗13 模型機組成與程序運行實驗
實驗14 硬布線控制器實驗
實驗15 簡單CPU的邏輯設(shè)計——硬布線方法實現(xiàn)
實驗16 簡單CPU的邏輯設(shè)計——硬件描述語言法實現(xiàn)
實驗17 簡單CPU的邏輯設(shè)計——微序列的垂直代碼法實現(xiàn)
附6 控制器概述及CPU的實現(xiàn)
下編：課程設(shè)計
課程設(shè)計I 一臺模型機的設(shè)計
課程設(shè)計Ⅱ 流水型微程序控制器的CPU設(shè)計與調(diào)試
參考文獻