CMOS集成電路圖版：概念、方法與工具

第1章    緒論
    1.1    專業(yè)歷史
    1.2    什么是版圖設(shè)計
    1.3    IC設(shè)計流程
    第2章    電路圖基礎(chǔ)
    2.1    MOS晶體管：基本電路結(jié)構(gòu)
    2.2    邏輯門
    2.2.1    反相器
    2.2.2    兩輸入與非門（NAND）
    2.2.3    兩輸入或非門（NOR）
    2.2.4    復(fù)雜邏輯門
    2.3    傳輸門
    2.4    理解電路圖連接關(guān)系
    2.5    回顧基本電學(xué)定律
    2.5.1    歐姆定律
    2.5.2    基爾霍夫電流定律
    2.5.3    電阻
    2.5.4    電容
    2.5.5    延時計算
    第3章    版圖設(shè)計
    3.1    CMOS VLSI制造工藝簡介
    3.2    分層和連接
    3.2.1    多邊形
    3.2.2    線形
    3.3    晶體管版圖簡介
    3.3.1    基底連接
    3.3.2    導(dǎo)體和接觸孔
    3.3.3    反相器版圖
    3.4    工藝設(shè)計規(guī)則
    3.4.1    寬度規(guī)則
    3.4.2    間距規(guī)則
    3.4.3    交疊規(guī)則
    3.5    縱向連接圖
    3.6    通用設(shè)計步驟
    3.7    準(zhǔn)備開始
    3.7.1    制定版圖規(guī)劃
    3.7.2    棒形圖
    3.7.3    層次化設(shè)計
    3.8    通用準(zhǔn)則
    3.8.1    電源線版圖設(shè)計準(zhǔn)則
    3.8.2    信號線版圖設(shè)計準(zhǔn)則
    3.8.3    晶體管版圖設(shè)計準(zhǔn)則
    3.8.4    層次化版圖設(shè)計準(zhǔn)則
    3.8.5    質(zhì)量度量標(biāo)準(zhǔn)
    3.9    設(shè)計的實現(xiàn)
    3.9.1    單元版圖設(shè)計
    3.9.2    模塊版圖設(shè)計
    3.9.3    芯片版圖設(shè)計
    3.10  驗證
    3.10.1    設(shè)計規(guī)則檢查
    3.10.2    版圖電路圖對比檢查
    3.10.3    電學(xué)規(guī)則檢查
    3.11  最終步驟
    3.11.1    驗證
    3.11.2    核查
    3.11.3    交付步驟
    第4章    版圖設(shè)計流程
    4.1    什么是流程
    4.2    微處理器設(shè)計流程
    4.3    專用標(biāo)準(zhǔn)產(chǎn)品
    4.3.1    DSP
    4.3.2    ASIC
    4.3.3    ASM
    4.4    存儲器
    4.5    片上系統(tǒng)
    4.6    CAD工具作為流程的一部分
    4.6.1    模擬IC設(shè)計流程
    4.6.2    ASIC設(shè)計流程
    4.6.3    存儲器IC設(shè)計流程
    4.6.4    微處理器和SOC設(shè)計流程
    第5章    用于專用構(gòu)建模塊的版圖設(shè)計高級技術(shù)
    5.1    標(biāo)準(zhǔn)單元庫
    5.1.1    標(biāo)準(zhǔn)單元簡史
    5.1.2    標(biāo)準(zhǔn)單元特性
    5.1.3    標(biāo)準(zhǔn)單元結(jié)構(gòu)
    5.1.4    標(biāo)準(zhǔn)單元的其他相關(guān)概念
    5.1.5    門陣列
    5.2    專用邏輯單元
    5.2.1    數(shù)據(jù)通道庫單元
    5.2.2    時鐘產(chǎn)生單元
    5.2.3    總線接口單元或滾桶移位器
    5.3    PAD單元
    5.3.1    輸出緩沖器
    5.3.2    輸入緩沖器
    5.4    存儲器設(shè)計葉單元
    5.4.1    字線條單元
    5.4.2    字線驅(qū)動器
    5.5    激光熔絲單元
    5.6    芯片結(jié)尾單元
    5.6.1    對準(zhǔn)圖形
    5.6.2    劃片槽和保護環(huán)
    第6章    模塊互連的版圖設(shè)計高級技術(shù)
    6.1    電源網(wǎng)格
    6.1.1    功耗估計
    6.1.2    電源布線
    6.1.3    條和錐化
    6.2    時鐘信號
    6.2.1    單一時鐘信號
    6.2.2    時鐘樹
    6.3    互連布線
    6.3.1    布線規(guī)劃
    6.3.2    通道順序和布線方向
    6.3.3    使用直通
    第7章    考慮電氣特性的版圖設(shè)計技術(shù)
    7.1    電阻
    7.1.1    在晶體管設(shè)計中使電阻最小化
    7.1.2    設(shè)計電阻
    7.2    電容
    7.2.1    設(shè)計電容器
    7.2.2    最小化晶體管寄生電容
    7.2.3    互連電容
    7.3    對稱
    7.3.1    對稱的版圖設(shè)計
    7.3.2    平衡的版圖設(shè)計
    7.3.3    物理補償
    7.4    特殊的電氣要求
    7.4.1    版圖中的45*
    7.4.2    電遷移
    7.4.3    多電源系統(tǒng)
    第8章    考慮工藝約束的版圖設(shè)計
    8.1    寬金屬開槽
    8.2    大尺寸金屬通孔的實現(xiàn)
    8.3    臺階覆蓋規(guī)則
    8.4    多重規(guī)則集合
    8.5    天線規(guī)則
    8.6    特殊設(shè)計規(guī)則    
    8.6.1    最小面積規(guī)則
    8.6.2    末端交疊規(guī)則
    8.6.3    雙接觸孔
    8.7    閂鎖效應(yīng)
    第9章    不確定環(huán)境下的版圖設(shè)計技術(shù)
    9.1    便于修改的電路版圖設(shè)計
    9.1.1    可編程的金屬層配置
    9.1.2    通孔的可編程性
    9.1.3    測試Pad和探測Pad
    9.2    面向未知修改的規(guī)劃
    9.2.1    接觸孔和通孔例化單元
    9.2.2    最小設(shè)計規(guī)則
    9.2.3    備用邏輯和備用線
    9.3    ECO
    9.4    適當(dāng)?shù)陌鎴D設(shè)計準(zhǔn)則
    9.4.1    芯片版圖規(guī)劃
    9.4.2    模塊
    9.4.3    單元
    第10章    版圖設(shè)計的計算機輔助設(shè)計工具
    10.1    概述
    10.2    版圖規(guī)劃工具
    10.2.1    芯片版圖規(guī)劃工具
    10.2.2    模塊版圖規(guī)劃工具
    10.3    版圖生成工具
    10.3.1    單元級版圖生成工具
    10.3.2    模塊級版圖生成工具
    10.3.3    芯片集成工具
    10.4    支持工具
    10.4.1    版圖驗證工具
    10.4.2    移植工具
    10.4.3    數(shù)據(jù)格式
    附錄A    核查清單
    附錄 B     數(shù)據(jù)庫管理
    附錄C    進度安排
    索引