基于FPGA的系統(tǒng)設(shè)計：英文版

定　價：￥65.00

作　者：	（美）Wayne Wolf著
出版社：	機械工業(yè)出版社
叢編項：	經(jīng)典原版書庫
標　簽：	數(shù)字邏輯

購買這本書可以去

ISBN：	9787111172673	出版時間：	2005-09-01	包裝：	膠版紙
開本：	24cm＋2光盤	頁數(shù)：	530	字數(shù)：

內(nèi)容簡介

　　自在專用硅片上構(gòu)造數(shù)字電路設(shè)計以來，數(shù)字設(shè)計在現(xiàn)場可編程門陣列（FPGA）中越來越多地實施。實現(xiàn)FPGA系統(tǒng)的有效設(shè)計，需要深刻理解VLSI問題和約束條件以及近期的FPGA專用技術(shù)。本書介紹了作為FPGA的設(shè)計者所應(yīng)該掌握的全部專題，包括怎么做以及為什么這樣做。首先介紹了VLSI的要點，包括其制造、電路、互聯(lián)、組合、順序邏輯設(shè)計以及系統(tǒng)體系，其次介紹了反映現(xiàn)代VLSI設(shè)計方法的知識，可充分發(fā)揮FPGA的最有價值的特性，從而緩解其限制條件。本書特點 ●講述VLSI特性如何影響FPGA及基于FPGA的邏輯設(shè)計 ●傳統(tǒng)的邏輯設(shè)計技術(shù)與基于FPGA的邏輯設(shè)計之間的聯(lián)系 ●掌握FPGA的構(gòu)造基本的可編程FPGA的結(jié)構(gòu) ●規(guī)定和優(yōu)化邏輯以解決其尺寸、速度和功耗問題 ●用做優(yōu)化邏輯和設(shè)計的軟件工具：Verilog和VHDL ●大型數(shù)字系統(tǒng)的體系結(jié)構(gòu)，包括寄存器傳輸設(shè)計思路 ●構(gòu)建大型平臺和多FPGA系統(tǒng) ●處理設(shè)計中多方面問題的完整的DSP實例研究隨書光盤中含有Xilinx學生編輯工具（XSE），讀者可以通過仿照示例來學習使用工具并建立自己的例題。

作者簡介

　　WayneWolf普林斯頓大學計算機科學系電子工程聯(lián)合學院教授，研究方向為嵌入式計算、多媒體系統(tǒng)、VLSI和計算機輔助設(shè)計。他是IEEE及ACM會員、IEEE計算機協(xié)會核心成員。2003年獲得ASEE/EED及HPFrederickE.Terman獎項。相關(guān)圖書計算機體系結(jié)構(gòu)：量化研究方法：第3版分布式系統(tǒng)概念設(shè)計電力系統(tǒng)分析（英文版·第2版）面向計算機科學的數(shù)理邏輯：系統(tǒng)建模與推理（英文版·第2版）數(shù)學規(guī)劃導論英文版抽樣理論與方法（英文版）機器視覺教程（英文版）（含盤）電子設(shè)計自動化基礎(chǔ)（英文版）Java教程（英文版·第2版）軟件需求管理：用例方法（英文版·第2版）離散事件系統(tǒng)仿真（英文版·第4版）復雜SoC設(shè)計（英文版）實用軟件工程（英文版）計算機取證（英文版）EffectiveC#（英文版）基于用例的面向方面軟件開發(fā)（英文版）軟件過程改進（英文版）80X86匯編語言與計算機體系結(jié)構(gòu)計算機科學概論（英文版·第2版）調(diào)和分析導論（英文第三版）人工智能：智能系統(tǒng)指南（英文版）第二版Java2專家導引（英文版·第3版）復分析基礎(chǔ)及工程應(yīng)用（英文版.第3版）支持向量機導論（英文版）Java程序設(shè)計導論（英文版·第5版）數(shù)據(jù)挖掘：實用機器學習技術(shù)（英文版·第2版）UML參考手冊（第2版）數(shù)字通信導論UML參考手冊（英文版·第2版）計算理論導引UNIX教程（英文版·第2版）軟件測試（英文版第2版）設(shè)計模式精解（英文版第2版）Linux內(nèi)核編程必讀-經(jīng)典原版書庫實分析和概率論-經(jīng)典原版書庫（英文版.第2版）

圖書目錄

Preface
Chapter 1 FPGA-Based Systems
  1.1  Introduction
  1.2  Basic Concepts
    1.2.1  Boolean Algebra
    1.2.2  Schematics and Logic Symbols
  1.3  Digital Design and FPGAs
    1.3.1  The Role of FPGAs
    1.3.2  FPGAs Types
    1.3.3  FPGAs vs.Custom VLSI
  1.4  FPGA-Based System Design
    1.4.1  Goals and Techniques
    1.4.2  Hierarchical Design
    1.4.3  Design Abstraction
    1.4.4  Methodologies
  1.5  Summary
  1.6  Problems
Chapter 2 VLSI Technology
  2.1  Introduction
  2.2  Manufacturing Processes
  2.3  Transistor Characteristics
  2.4  CMOS Logic Gates
    2.4.1  Static Complementary Gates
    2.4.2  Gste Delay
    2.4.3  Power Consumption
    2.4.4  Driving Large Loads
    2.4.5  Low-Power Gates
    2.4.6  Switch Logic
  2.5  Wites
    2.5.1  Wire Structures
    2.5.2  Wire Parasitics
    2.5.3  Models for Wires
    2.5.4  Delay Through an RC Transmission Line
    2.5.5  Buffer Insertion in RC Transmission Lines
    2.5.6  Crosstalk Between RC Wires
  2.6  Registers and RAM
    2.6.1  Register Structures
    2.6.2  Random-Access Memory
  2.7  Rackages and Rads
    2.7.1  Packages
    2.7.2  Pads
  2.8  Summary
  2.9  Problems
Chapter 3 FPGA Fabrics
  3.1  Introduction
  3.2  FPGA Architectures
  3.3  SRAM-Based FPGAs
    3.3.1  Overview
    3.3.2  Logic Elements
    3.3.3  Interconnection Networks
    3.3.4  Configuration
  3.4  Permanently Programmed FPGAs
    3.4.1  Antifuses
    3.4.2  Flash Configuration
    3.4.3  Logic Blocks
    3.4.4  Interconnection Networds
    3.4.5  Programming
  3.5  Chip I/O
  3.6  Circuit Design of FPGA Fabrics
    3.6.1  Logic Elements
    3.6.2  Interconnect
  3.7  Architecture of FPGA Fabrics
    3.7.1  Logic Element Parameters
    3.7.2  Interconnect Architecture
    3.7.3  Pinout
  3.8  Summary
  3.9  Problems
Chapter 4 Combinational Logic
  4.1  Introduction
  4.2  The Logic Design Process
  4.3  Hardware Description Languages
    4.3.1  Modeling with HDLs
    4.3.2  Verilog
    4.3.3  VHDL
  4.4  Combinational Network Delay
    4.4.1  Delay Specifications
    4.4.2  Gate and Wire Delay
    4.4.3  Fanout
    ……
Chapter 5 Sequential Machines
Chapter 6 Architecture
Chapter 7 Large-Scale Systems
Appendix A Glossary
Appendix B Hardware Desscription Languags
References
Index