嵌入式系統(tǒng)導(dǎo)論

第1章 嵌入式系統(tǒng)介紹
1.1 嵌入式系統(tǒng)的概述
1.1.1 嵌入式系統(tǒng)的發(fā)展歷史
1.1.2 嵌入式系統(tǒng)的組成
1.1.3 嵌入式系統(tǒng)的應(yīng)用趨勢(shì)
1.2 嵌入式運(yùn)算
1.2.1 使用嵌入式系統(tǒng)的因素
1.2.2 嵌入式系統(tǒng)的設(shè)計(jì)考慮
1.2.3 嵌入式系統(tǒng)的設(shè)計(jì)挑戰(zhàn)
1.2.4 嵌入式系統(tǒng)設(shè)計(jì)能力
1.3 分布式嵌入式系統(tǒng)
1.3.1 具有網(wǎng)絡(luò)能力的嵌入式系統(tǒng)
1.3.2 因特網(wǎng)能力的嵌入式系統(tǒng)
1.4 信息家電
1.4.1 信息家電的興起
1.4.2 信息家電的產(chǎn)品
1.4.3 信息家電的功能
1.5 總結(jié)
學(xué)習(xí)評(píng)測(cè)
第2章 嵌入式系統(tǒng)的未來戰(zhàn)場——數(shù)字家庭
2.1 無所不在運(yùn)算
2.1.1 材料與制造科技
2.1.2 智能型軟件設(shè)計(jì)
2.1.3 傳感器技術(shù)
2.1.4 網(wǎng)絡(luò)合作能力
2.2 藍(lán)色家電
2.2.1 信息藍(lán)色家電
2.2.2 娛樂藍(lán)色家電
2.2.3 通信藍(lán)色家電
2.2.4 家庭自動(dòng)化產(chǎn)品
2.3 數(shù)字家庭的標(biāo)準(zhǔn)
2.3.1 標(biāo)準(zhǔn)統(tǒng)合的需求
2.3.2 數(shù)字家庭產(chǎn)品的技術(shù)
2.3.3 數(shù)字家庭的遠(yuǎn)景
2.4 總結(jié)
學(xué)習(xí)評(píng)測(cè)
第3章 嵌入式系統(tǒng)的系統(tǒng)設(shè)計(jì)
3.1 設(shè)計(jì)方法論
3.1.1 設(shè)計(jì)過程
3.1.2 設(shè)計(jì)流程的方法
3.2 需求分析
3.3 規(guī)格
3.4 系統(tǒng)分析與架構(gòu)設(shè)計(jì)
3.4.1 方塊圖
3.4.2 CRC卡片
3.5 設(shè)計(jì)硬件與軟件組件
3.6 系統(tǒng)集成
3.7 質(zhì)量保證
3.7.1 質(zhì)量保證技術(shù)
3.7.2 確認(rèn)規(guī)范
3.7.3 設(shè)計(jì)復(fù)審
3.7.4 衡量驅(qū)動(dòng)質(zhì)量保證
3.8 總結(jié)
學(xué)習(xí)評(píng)測(cè)
第4章 嵌入式系統(tǒng)微處理器
4.1 嵌入式系統(tǒng)微處理器的發(fā)展
4.1.1 8位微處理器
4.1.2 16位微處理器
4.1.3 32位以上的微處理器
4.2 微處理器的基本架構(gòu)
4.3 協(xié)同微處理器
4.4 精簡指令集架構(gòu)微處理器
4.4.1 CISC與RISC架構(gòu)的比較
4.4.2 ARM RISC架構(gòu)微處理器
4.4.3 ARM架構(gòu)程序模型
4.5 數(shù)字信號(hào)處理器
4.5.1 數(shù)字信號(hào)處理器簡介
4.5.2 DSP微處理器的應(yīng)用
4.5.3 德州儀器公司TMS320 DSP微處理器
4.6 超長指令集微處理器
4.7 SOC嵌入式系統(tǒng)微處理器
4.7.1 SoC微處理器簡介
4.7.2 SoC微處理器的設(shè)計(jì)開發(fā)
4.7.3 快速的SoC微處理器設(shè)計(jì)與制造
4.8 高級(jí)集成型微處理器
4.8.1 RISC結(jié)合DSP的SoC微處理器
4.8.2 Intel PCA個(gè)人數(shù)字化嵌入式系統(tǒng)
4.9 總結(jié)
學(xué)習(xí)評(píng)測(cè)
第5章 硬件周邊設(shè)備
5.1 輸入/輸出設(shè)備
5.1.1 輸入設(shè)備
5.1.2 輸出設(shè)備
5.2 輸出與輸入傳輸接口
5.2.1 鏈表協(xié)議
5.2.2 并列協(xié)議
5.2.3 無線協(xié)議
5.3 內(nèi)存
5.3.1 只讀存儲(chǔ)器
5.3.2 掩模只讀存儲(chǔ)器
5.3.3 一次可編程只讀存儲(chǔ)器
5.3.4 可擦除式可編程只讀存儲(chǔ)器
5.3.5 電子消除式可編程只讀存儲(chǔ)器
5.3.6 隨機(jī)存取內(nèi)存
5.4 便攜式嵌入式系統(tǒng)電源系統(tǒng)
5.4.1 便攜式嵌入式系統(tǒng)電源的要求
5.4.2 智能型電池系統(tǒng)
5.5 擴(kuò)充設(shè)備
5.5.1 PCMCIA擴(kuò)充設(shè)備
5.5.2 CF擴(kuò)充設(shè)備
5.5.3 SD擴(kuò)充設(shè)備
5.5.4 MS擴(kuò)充設(shè)備
5.6 總結(jié)
學(xué)習(xí)評(píng)測(cè)
第6章 軟硬件接口
6.1 微處理器的軟硬件接口
6.1.1 微處理器的組織與架構(gòu)
6.1.2 微處理器指令集架構(gòu)
6.1.3 微處理器的數(shù)據(jù)流路徑/控制單元
6.2 總線架構(gòu)
6.2.1 總線類與協(xié)議
6.2.2 總線存取方式
6.3 直接內(nèi)存訪問
6.3.1 直接內(nèi)存訪問原理
6.3.2 直接內(nèi)存訪問設(shè)計(jì)
6.4 高速緩存單元
6.4.1 高速緩存的原理
6.4.2 增加高速緩存的命中率
6.5 內(nèi)存管理單元
6.6 寄存器與周邊
6.6.1 寄存器組件
6.6.2 驅(qū)動(dòng)程序與寄存器
6.6.3 中斷與異常
6.7 軟硬件接口范例
6.7.1 AMBA接口介紹
6.7.2 AMBA接口范例
6.8 總結(jié)
學(xué)習(xí)評(píng)測(cè)
第7章 嵌入式操作系統(tǒng)
7.1 嵌入式操作系統(tǒng)概論
7.2 進(jìn)程與線程
7.2.1 進(jìn)程、線程與工作
7.2.2 線程的狀態(tài)
7.3 調(diào)度
7.4 實(shí)時(shí)系統(tǒng)調(diào)度算法
7.4.1 實(shí)時(shí)系統(tǒng)定義
7.4.2 固定式優(yōu)先級(jí)調(diào)度法——比率單調(diào)調(diào)度法.
7.4.3 動(dòng)態(tài)優(yōu)先級(jí)調(diào)度法
7.5 上下文切換
7.6 內(nèi)部進(jìn)程通信
7.7 內(nèi)存管理
7.7.1 管理內(nèi)存
7.7.2 內(nèi)存分配
7.7.3 虛擬內(nèi)存
7.7.4 內(nèi)存回收
7.8 嵌入式操作系統(tǒng)范例
7.8.1 WinCE.Net
7.8.2 Symbian OS
7.8.3 VxWorks
7.8.4 Nucleus
7.9 總結(jié)
學(xué)習(xí)評(píng)測(cè)
第8章 系統(tǒng)開發(fā)、仿真與調(diào)試
8.1 系統(tǒng)開發(fā)流程
8.1.1 編譯器
8.1.2 匯編器
8.1.3 鏈接器
8.2 開機(jī)程序
8.3 硬件抽象層
8.3.1 硬件抽象層的定義與任務(wù)
8.3.2 硬件抽象層的設(shè)計(jì)
8.4 系統(tǒng)仿真
8.4.1 軟件仿真
8.4.2 硬件仿真
8.5 系統(tǒng)調(diào)試
8.5.1 軟件調(diào)試環(huán)境
8.5.2 硬件調(diào)試環(huán)境
8.6 總結(jié)
學(xué)習(xí)評(píng)測(cè)
第9章 性能評(píng)測(cè)、程序最佳化與測(cè)試
9.1 性能評(píng)測(cè)
9.1.1 性能測(cè)量
9.1.2 分析程序執(zhí)行時(shí)間
9.1.3 追蹤程序執(zhí)行
9.2 程序最佳化
9.2.1 循環(huán)最佳化
9.2.2 高速緩存最佳化
9.2.3 省電最佳化
9.2.4 程序空間最佳化
9.3 程序測(cè)試
9.3.1 明箱測(cè)試
9.3.2 黑箱測(cè)試
9.3.3 性能測(cè)試
9.4 總結(jié)
學(xué)習(xí)評(píng)測(cè)
第10章 VLSl設(shè)計(jì)與系統(tǒng)單芯片
10.1 芯片生產(chǎn)技術(shù)與CMOS VLSI設(shè)計(jì)
10.1.1 芯片生產(chǎn)技術(shù)概要
10.1.2 CMOS VLSI設(shè)計(jì)
10.2 常見芯片應(yīng)用種類與設(shè)計(jì)方法介紹
10.2.1 模擬電路、數(shù)字電路與混合信號(hào)電路分類
10.2.2 VLSI設(shè)計(jì)方法介紹
10.2.3 VLSI設(shè)計(jì)流程
10.3 系統(tǒng)單芯片技術(shù)
10.3.1 系統(tǒng)單芯片開發(fā)流程
10.3.2 SoC系統(tǒng)架構(gòu)設(shè)計(jì)
10.4 平臺(tái)式設(shè)計(jì)流程及分類
10.5 總結(jié)
學(xué)習(xí)評(píng)測(cè)
第11章 可編程邏輯系統(tǒng)
11.1 IC制造流程與分類
11.2 可編程邏輯設(shè)備
11.3 復(fù)雜可編程邏輯設(shè)備
11.3.1 CPLD基本原理
11.3.2 CPLD的硬件架構(gòu)
11.4 現(xiàn)場可編程門數(shù)組
11.4.1 FPGA的基本原理
11.4.2 FPGA的硬件架構(gòu)
11.5 CPLD/FPGA電路開發(fā)流程
11.5.1 CPLD/FPGA開發(fā)環(huán)境
11.5.2 設(shè)計(jì)輸入
1l.5.3 項(xiàng)目編輯
11.5.4 設(shè)備規(guī)劃
1l.6 CPLD/FPGA的選擇
11.7 總結(jié)
學(xué)習(xí)評(píng)測(cè)
第12章 軟硬件協(xié)同設(shè)計(jì)與驗(yàn)證
12.1 軟硬件協(xié)同設(shè)計(jì)的現(xiàn)況
12.1.1 軟硬件協(xié)同設(shè)計(jì)的概念
12.1.2 軟硬件協(xié)同設(shè)計(jì)流程
12.2 系統(tǒng)規(guī)范描述語言
12.3 系統(tǒng)模型的建立
12.3.1 系統(tǒng)模型的用途
12.3.2 常見系統(tǒng)模型語言介紹
12.4 軟硬件分割
12.4.1 系統(tǒng)軟硬件分割的考慮
12.4.2通過計(jì)算機(jī)輔助工具進(jìn)行軟硬件分割
12.5 軟硬件自動(dòng)組合技術(shù)
12.6 軟硬件協(xié)同模擬
12.6.1 軟件程序的模擬環(huán)境
12.6.2 硬件電路的模擬環(huán)境
12.6.3 軟硬件協(xié)同模擬
12.7 現(xiàn)有軟硬件協(xié)同設(shè)計(jì)環(huán)境介紹
12.7.1 VisualSpec介紹
12.7.2 System Studio介紹
12.8 總結(jié)
學(xué)習(xí)評(píng)測(cè)
第13章 系統(tǒng)開發(fā)平臺(tái)實(shí)例
13.1 如何選擇開發(fā)平臺(tái)
13.2 ARM Integrator介紹
13.2.1 Integrator主機(jī)板介紹
13.2.2 Integrator核心模塊介紹
13.2.3 Integrator邏輯模塊介紹
13.3 ARM Integrator開發(fā)環(huán)境介紹
13.3.1 ARM Development Suite
13.3.2 ARM Firmware Suite
13.3.3 Multi.ICE
13.4 ARM Integrator應(yīng)用開發(fā)實(shí)例
13.4.1 邏輯模塊硬件部分的編譯
13.4.2 核心模塊軟件部分的編譯與CodeWarrior介紹.
13.5 Altera Excalibur SOPC開發(fā)平臺(tái)介紹
13.5.1 NIOS可程序化CPU
13.5.2 ARM 922T介紹
13.5.3 Excalibur開發(fā)工具包
13.6 Altera Excalibur應(yīng)用開發(fā)實(shí)例
13.6.1 Altera SOPC Builder介紹
13.6.2 SOPC Builder操作環(huán)境
13.6.3 SOPC應(yīng)用系統(tǒng)的開發(fā)
13.7 總結(jié)
學(xué)習(xí)評(píng)測(cè)
第14章 嵌入式Linux開發(fā)環(huán)境
14.1 Linux系統(tǒng)的發(fā)展
14.1.1 桌上型Linux系統(tǒng)與嵌入式Linux系統(tǒng)
14.1.2 具有MMU與non.MMU系統(tǒng)
14.1.3 嵌入式Linux的產(chǎn)品
14.2 嵌入式Linux的發(fā)展環(huán)境
14.2.1 跨平臺(tái)編譯環(huán)境
14.2.2 開機(jī)流程
14.2.3 設(shè)置核心
14.2.4 外圍設(shè)備驅(qū)動(dòng)程序
14.2.5 文件系統(tǒng)
14.2.6 窗口系統(tǒng)
14.3 實(shí)時(shí)Linux系統(tǒng)
14.3.1 核心修改
14.3.2 應(yīng)用程序修正
14.4 應(yīng)用實(shí)例
14.4.1 Familiar項(xiàng)目
14.4.2 PocketLinux項(xiàng)目
14.5 總結(jié)
學(xué)習(xí)評(píng)測(cè)
第15章 嵌入式Java技術(shù)
15.1 Java的概念
15.1.1 Java平臺(tái)結(jié)構(gòu)
15.1.2 Java世界簡介
15.1.3 Java Card簡介
15.1.4 Java Chip簡介
15.2 Java 2微型版
15.2.1 Java虛擬機(jī)與配置
15.2.2 CLDC技術(shù)與框架
15.2.3 CDC技術(shù)
15.3 總結(jié)
學(xué)習(xí)評(píng)測(cè)
附錄A Verilog程序語法基本介紹
A.1 Verilog介紹
A.2 Verilog模塊
A.3 Verilog Logic、Data Type、Number、Operator
A.4 Verilog Hierachv
A.5 Verilog structural stvle modeling
A.6 Verilog data flow stvle modeling
A.7 Verilog behaVior stvle modeling
A.8 1 bit FuU Adder Design Example
A.9 AHB接口相關(guān)的電路
附錄B ARM指令集介紹
B.1 Processor Mode與Register File
B.2 Instruction Forrnat
B.3 Arithroetic Instructions
B.4 LOgic Instmctions
B.5 Shift Instructions
B.6 Compare Instructions
B.7 Branch Instructions
B.8 Move Instmctions
B.9 Single Load/Store InstructiOns
B.10 Block Data Transfer Instructions
B.11 Coprocessor Instructions
B.12 Others
附錄C UML簡介
附錄D 參考數(shù)據(jù)