微機原理、匯編與接口技術

第1章 微型計算機基礎知識
  1.1 計算機中的數(shù)和編碼
　　1.1.1 計算機中的數(shù)制
　　1.1.2 符號數(shù)的表示法
　　1.1.3 二進制數(shù)的加減運算
　　1.1.4 二進制數(shù)的邏輯運算與邏輯電路
　　1.1.5 二進制編碼
　　1.1.6 BCD數(shù)的加減運算
　1.2 邏輯單元與邏輯部件
　　1.2.1 觸發(fā)器
　　1.2.2 寄存器
　　1.2.3 移位寄存器
　　1.2.4 計數(shù)器
　　1.2.5 三態(tài)輸出門與緩沖放大器
　　1.2.6 譯碼器
　1.3 微型計算機的結構和工作原理
　　1.3.1 微型計算機常用的術語
　　1.3.2 微型計算機的基本結構
　　1.3.3 計算機的工作原理
　1.4 8086/8088微處理器
　　1.4.1 8086/8088的結構
　　1.4.2 8086/8088 的寄存器
　1.5 8086/8088的存儲器結構與堆棧
　　1.5.1 存儲器編址
　　1.5.2 存儲器分段和物理地址的生成
　　1.5.3 堆棧和棧操作指令
　1.6 80x86、Pentuim系列微處理器
　　1.6.1 80286
　　1.6.2 80386
　　1.6.3 80486
　　1.6.4 Pentium(奔騰)
　1.7 新一代微處理器——Itanium（安騰）
　習題與思考題
第2章 匯編語言與匯編程序
　2.1 符號指令中的表達式
　　2.1.1 常量和數(shù)值表達式
　　2.1.2 變量和地址表達式
　　2.1.3 標號
　　2.1.4 變量和標號類型的變更
　2.2 符號指令的尋址方式
　　2.2.1 寄存器尋址
　　2.2.2 立即尋址
　　2.2.3 直接尋址
　　2.2.4 間接尋址
　　2.2.5 基址尋址
　　2.2.6 變址尋址
　　2.2.7 基址變址尋址
　　2.2.8 存儲器尋址中段地址的確定
　2.3 常用指令
　　2.3.1 數(shù)據(jù)傳送類指令
　　2.3.2 加減運算指令
　　2.3.3 位操作指令
　　2.3.4 指令應用舉例
　2.4 偽指令
　　2.4.1 過程的定義
　　2.4.2 段的定義
　　2.4.3 匯編地址計數(shù)器
　　2.4.4 段寄存器的假定
　　2.4.5 源程序的結束
　　2.4.6 宏匯編源程序的格式
　2.5 常用系統(tǒng)功能調(diào)用和BIOS
　　2.5.1 系統(tǒng)功能調(diào)用
　　2.5.2 常用系統(tǒng)功能調(diào)用應用舉例
　　2.5.3 BIOS
　習題與思考題
第3章 程序設計的基本技術
　3.1 順序程序設計
　　3.1.1 乘除法指令
　　3.1.2 BCD數(shù)調(diào)整指令
　　3.1.3 順序程序設計舉例
　3.2 分支程序設計
　　3.2.1 條件轉移指令
　　3.2.2 無條件轉移指令
　　3.2.3 分支程序設計舉例
　3.3 循環(huán)程序設計
　　3.3.1 循環(huán)程序的基本結構
　　3.3.2 重復控制指令
　　3.3.3 單重循環(huán)程序設計舉例
　　3.3.4 多重循環(huán)程序設計舉例
　3.4 串處理程序設計
　　3.4.1 方向標志置位和清除指令
　　3.4.2 串操作指令
　　3.4.3 重復前綴
　　3.4.4 串操作程序設計舉例
　3.5 子程序設計
　　3.5.1 子程序的概念
　　3.5.2 子程序的調(diào)用指令與返回指令
　　3.5.3 子程序及其調(diào)用程序設計舉例
　3.6 宏功能程序設計
　　3.6.1 宏指令
　　3.6.2 條件匯編與宏庫的使用
　　3.6.3 宏功能程序設計舉例
　3.7 80286、80386、80486和Pentium程序設計
　　3.7.1 80286、80386、80486和Pentium微處理器的指令
　　3.7.2 MASM5.0以上版本的偽指令
　　3.7.3 存儲器操作數(shù)中的地址表達式
　　3.7.4 80x86和Pentiun匯編源程序設計舉例
　習題與思考題
第4章 總線
　4.1 總線概述
　　4.1.1 總線分類
　　4.1.2 總線操作
　4.2 8086/8088的CPU總線與時序
　　4.2.1 8086/8088的CPU引線
　　4.2.2 8088的CPU系統(tǒng)和CPU總線
　　4.2.3 8088的時序
　4.3 Pentium的CPU總線
　　4.3.1 地址線及控制信號
　　4.3.2 數(shù)據(jù)線及控制信號
　　4.3.3 總線周期控制信號
　　4.3.4 Cache控制信號
　　4.3.5 系統(tǒng)控制信號
　　4.3.6 總線仲裁信號
　　4.3.7 檢測與處理信號
　　4.3.8 系統(tǒng)管理模式信號
　　4.3.9 測試信號
　　4.3.10 跟蹤和檢測信號
　4.4 ISA（Industry Standard Architecture）局部總線
　　4.4.1 ISA局部總線概述
　　4.4.2 ISA總線信號
　4.5 PCI局部總線
　　4.5.1 PCI局部總線概述
　　4.5.2 PCI系統(tǒng)框圖
　　4.5.3 PCI總線信號
　習題與思考題
第5章 半導體存儲器
　5.1 存儲器概述
　　5.1.1 存儲器的類型
　　5.1.2 存儲器的性能指標與分級結構
　5.2 常用的存儲器芯片
　　5.2.1 半導體存儲器芯片的結構
　　5.2.2 隨機讀寫存儲器RAM
　　5.2.3 只讀存儲器ROM
　5.3 存儲器與CPU的接口
　　5.3.1 存儲器芯片與地址總線的連接
　　5.3.2 存儲器芯片與數(shù)據(jù)總線的連接
　　5.3.3 存儲器芯片與控制總線的連接
　　5.3.4 連接舉例
　習題與思考題
第6章 輸入輸出和接口技術
　6.1 接口的基本概念
　　6.1.1 接口的功能
　　6.1.2 接口控制原理
　　6.1.3 接口控制信號
　6.2 I/O指令和I/O地址譯碼
　　6.2.1 標準的I/O尋址方式
　　6.2.2 存儲器映象I/O尋址方式
　　6.2.3 輸入輸出指令
　　6.2.4 I/O接口的端口地址譯碼
　6.3 數(shù)字通道接口
　　6.3.1 數(shù)據(jù)輸出寄存器
　　6.3.2 數(shù)據(jù)輸入三態(tài)緩沖器
　　6.3.3 三態(tài)緩沖寄存器
　　6.3.4 寄存器和緩沖器接口的應用
　　6.3.5 打印機適配器
　6.4 模擬通道接口
　　6.4.1 數(shù)模轉換器及其與微型計算機的接口
　　6.4.2 模數(shù)轉換器ADC及其與微型計算機的接口
　習題與思考題
第7章 中斷技術
　7.1 中斷和中斷系統(tǒng)
　　7.1.1 中斷的概念
　　7.1.2 中斷源
　　7.1.3 中斷系統(tǒng)的功能
　　7.1.4 CPU對中斷的響應及中斷過程
　7.2 中斷控制器8259A
　　7.2.1 8259的組成和接口信號
　　7.2.2 8259A處理中斷的過程
　　7.2.3 8259A的級聯(lián)連接
　　7.2.4 8259A的命令字
　7.3 PC機的中斷系統(tǒng)和中斷指令
　　7.3.1 外部中斷
　　7.3.2 內(nèi)部中斷
　　7.3.3 中斷向量表
　　7.3.4 中斷響應和處理過程
　7.4 可屏蔽中斷服務程序的設計
　　7.4.1 中斷服務程序入口地址的裝入
　　7.4.2 中斷屏蔽與中斷結束的處理
　　7.4.3 中斷服務程序設計舉例
　習題與思考題
第8章 常用可編程接口芯片
　8.1 可編程并行接口8255A
　　8.1.1 8255的組成與接口信號
　　8.1.2 8255的工作方式與控制字
　　8.1.3 3種工作方式的功能
　8.2 可編程計數(shù)器/定時器8253
　　8.2.1 8253的組成與接口信號
　　8.2.2 計數(shù)器的工作方式及其與輸入輸出的關系
　　8.2.3 8253的控制字和初始化編程
　　8.2.4 8253的應用
　8.3 串行通信與異步通信控制器8250的應用
　　8.3.1 PC機的串行口
　　8.3.2 異步通信控制器8250
　　8.3.3 8250與微型計算機及RS232接口信號的連接
　　8.3.4 異步串行通信程序設計
　　8.3.5 PC機之間的通信
　　8.3.6 PC機與MCS51單片機之間的通信
 習題與思考題
附錄A 8086指令系統(tǒng)表
附錄B 8086算術邏輯運算指令對狀態(tài)標志位的影響
附錄C 8086指令按字母順序查找表