可編程邏輯器件開發(fā)技術MAX+plusⅡ

第一章 可編程邏輯器件
 1.1 專用集成電路ASIC
 1.2 FPGA/CPLD概述
 1.3 PLD/FPGA結(jié)構(gòu)與原理
 1.4 Altera產(chǎn)品簡介
 1.5 Altera的MAX 7000系列器件介紹
 1.6 Altera的FLEX 10K系統(tǒng)器件介紹
第二章 MAX plus II概述
 2.1 MAX plus II的系統(tǒng)配置和安裝
 2.2 MAX plus II的授權(quán)
 2.3 初識MAX plus II
 2.4 MAX plus II的設計流程
 2.5 入門實例
第三章 原理圖輸入法設計
 3.1 設計編寫原則
 3.2 原理圖輸入法設計
 3.3 器件選擇和管腳鎖定
 3.4 底層圖編輯器鎖定引腳
第四章 設計項目編譯
 4.1 設計醫(yī)生
 4.2 仿真網(wǎng)表的生成
 4.3 適配規(guī)則和報告文件的設定
 4.4 邏輯綜合選項設計
 4.5 全局器件屬性設定
 4.6 時間需求選項
 4.7 打包設定
 4.8 其他設置
 4.9 編譯結(jié)果
第五章 時序電路仿真
 5.1 時序電路設計
 5.2 項目編譯
 5.3 波形仿真
第六章 硬件描述語言VHDL
 6.1 VHDL語言介紹
 6.2 基本的VHDL術語
 6.3 VHDL行為健模
 6.4 VHDL的數(shù)據(jù)對象和數(shù)據(jù)類型
 6.5 VHDL的子程序
 6.6 VHDL預定義屬性
 6.7 VHDL的配置
第七章 文本輸入法設計
……
第八章 器件編程