數(shù)字設(shè)計(jì)原理（國(guó)外經(jīng)典教材電子信息）

第1章  引言
  1.1  設(shè)計(jì)描述
  1.2  抽象層次
  1.3  設(shè)計(jì)流程
  1.4  CAD工具
  1.5  典型的設(shè)計(jì)流程
  1.6  引導(dǎo)圖
  1.7  本章小結(jié)
  1.8  參考文獻(xiàn)
  1.9  習(xí)題
第2章  數(shù)據(jù)的類(lèi)型與表示
  2.1  定位數(shù)制
  2.2  八進(jìn)制和十六進(jìn)制數(shù)
  2.3  數(shù)制轉(zhuǎn)換
  2.4  進(jìn)制數(shù)的加法與減法
  2.5  負(fù)數(shù)的表示
  2.6  二進(jìn)制補(bǔ)碼的加法和減法
  2.7  二進(jìn)制乘法
  2.8  二進(jìn)制除法
  2.9  浮點(diǎn)數(shù)
  2.10  十進(jìn)制數(shù)的二進(jìn)制碼
  2.11  字符碼
  2.12  檢錯(cuò)和糾錯(cuò)碼
  2.13  漢明碼
  2.14  本章小結(jié)
  2.15  參考文獻(xiàn)
  2.16  習(xí)題
第3章  布爾代數(shù)與邏輯設(shè)計(jì)
  3.1  代數(shù)的性質(zhì)
  3.2  布爾代數(shù)的公理化定義
  3.3  布爾代數(shù)的基本定理
  3.4  布爾函數(shù)
  3.5  正則形式
  3.6  標(biāo)準(zhǔn)形式
  3.7  其他邏輯運(yùn)算
  3.8  數(shù)字邏輯門(mén)
  3.9  多輸入和多算子的擴(kuò)展
  3.10  門(mén)的實(shí)現(xiàn)
  3.11  VLSI技術(shù)
  3.12  本章小結(jié)
  3.13  參考文獻(xiàn)
  3.14  習(xí)題
第4章  布爾函數(shù)的化簡(jiǎn)
  4.1  圖表示法
  4.2  化簡(jiǎn)的卡諾圖法
  4.3  不確定狀態(tài)
  4.4  制表法
  4.5  門(mén)陣列的技術(shù)映射
  4.6  定制庫(kù)的技術(shù)映射
  4.7  無(wú)險(xiǎn)象設(shè)計(jì)
  4.8  本章小結(jié)
  4.9  參考文獻(xiàn)
  4.10  習(xí)題
第5章  組合元件
  5.1  行波進(jìn)位加法器
  5.2  超前進(jìn)位加法器
  5.3  加法器/減法器
  5.4  邏輯單元
  5.5  算術(shù)邏輯單元
  5.6  譯碼器
  5.7  選擇器
  5.8  總線(xiàn)
  5.9  優(yōu)先編碼器
  5.10  比較器
  5.11  移位器和循環(huán)移位器
  5.12  只讀存儲(chǔ)器
  5.13  可編程邏輯陣列
  5.14  本章小結(jié)
  5.15  參考文獻(xiàn)
  5.16  習(xí)題
第6章  時(shí)序邏輯
  6.1  SR鎖存器
  6.2  門(mén)控SR鎖存器
  6.3  門(mén)控D鎖存器
  6.4  觸發(fā)器
  6.5  觸發(fā)器類(lèi)型
  6.6  時(shí)序邏輯的分析
  6.7  有限狀態(tài)機(jī)模型
  6.8  時(shí)序邏輯的綜合
  6.9  FSM模型的獲得
  6.10  狀態(tài)化簡(jiǎn)
  6.11  狀態(tài)編碼
  6.12  記憶元件的選擇
  6.13  優(yōu)化和時(shí)序
  6.14  本章小結(jié)
  6.15  參考文獻(xiàn)
  6.16  習(xí)題
第7章  存儲(chǔ)器件
  7.1  寄存器
  7.2  移位寄存器
  7.3  計(jì)數(shù)器
  7.4  十進(jìn)制(BCD)計(jì)數(shù)器
  7.5  異步計(jì)數(shù)器
  7.6  寄存器文件
  7.7  隨機(jī)存取器
  7.8  下推棧
  7.9  先進(jìn)先出隊(duì)列
  7.10  簡(jiǎn)單數(shù)據(jù)通路
  7.11  通用數(shù)據(jù)通路
  7.12  控制單元的設(shè)計(jì)
  7.13  本章小結(jié)
  7.14  參考文獻(xiàn)
  7.15  習(xí)題
第8章  寄存器傳輸級(jí)設(shè)計(jì)
  8.1  設(shè)計(jì)模型
  8.2  FSMD定義
  8.3  算法狀態(tài)機(jī)圖
  8.4  利用ASM圖進(jìn)行綜合
  8.5  寄存器共享(變量合并) 
  8.6  功能單元共享(算子合并) 
  8.7  總線(xiàn)共享(連線(xiàn)合并) 
  8.8  寄存器合并
  8.9  鏈接和多循環(huán)
  8.10  功能單元流水線(xiàn)
  8.11  數(shù)據(jù)通路流水線(xiàn)
  8.12  控制流水線(xiàn)
  8.13  進(jìn)程安排
  8.14  本章小結(jié)
  8.15  參考文獻(xiàn)
  8.16  習(xí)題
第9章  處理器設(shè)計(jì)
  9.1  指令集
  9.2  尋址方式
  9.3  處理器設(shè)計(jì)
  9.4  指令集設(shè)計(jì)
  9.5  CISC設(shè)計(jì)
  9.6  精簡(jiǎn)指令集
  9.7  RISC設(shè)計(jì)
  9.8  數(shù)據(jù)預(yù)取
  9.9  分支預(yù)測(cè)
  9.10  本章小結(jié)
  9.11  參考文獻(xiàn)
  9.12  習(xí)題
附錄A  實(shí)驗(yàn)室實(shí)驗(yàn)