嵌入式計算

第1章  緒論
1.1  嵌入式結(jié)構(gòu)的發(fā)展過程
1.1.1  嵌入式系統(tǒng)出現(xiàn)由來
1.1.2  嵌入式系統(tǒng)的特征
1.2  嵌入式系統(tǒng)結(jié)構(gòu)的描述
1.2.1  嵌入式微處理器系統(tǒng)的基本結(jié)構(gòu)
1.2.2  嵌入式微控制器系統(tǒng)的基本結(jié)構(gòu)
1.3  單片微處理器
1.3.1  單片微處理器的發(fā)展過程
1.3.2  單片微處理器的發(fā)展方向
1.3.3  現(xiàn)行單片微處理器的開發(fā)過程
1.4  嵌入式系統(tǒng)開發(fā)與測試過程
1.4.1  嵌入式系統(tǒng)的開發(fā)過程
1.4.2  嵌入式系統(tǒng)測試過程
第2章  嵌入式計算
2.1  嵌入式系統(tǒng)的設(shè)計方法
2.1.1  從中間開始的設(shè)計方法
2.1.2  從上往下的設(shè)計方法
2.1.3  從下往上的設(shè)計方法
2.1.4  設(shè)計方法實例分析
2.2  嵌入式計算設(shè)計的形式化描述
2.2.1  UML語言簡介
2.2.2  UML語言中的模型含義簡述
2.2.3  嵌入式計算的模型層次
2.2.4  UML的圖結(jié)構(gòu)簡述
2.2.5  UML語言建模示例
2.3  嵌入式計算技術(shù)設(shè)計所面臨的問題
2.3.1  基礎(chǔ)技術(shù)環(huán)境的改變
2.3.2  不熟悉的系統(tǒng)需求
2.3.3  系統(tǒng)集成時各部件如何正確地混合在一起
2.3.4  并行處理方法
2.4  實現(xiàn)嵌入式計算的兩種方法
2.4.1  基于可編程門陣列邏輯芯片的嵌入式計算設(shè)計特征
2.4.2  基于微處理器的嵌入式計算設(shè)計特征
第3章  基于微處理器模型的嵌入式系統(tǒng)結(jié)構(gòu)
3.1  嵌入式計算系統(tǒng)結(jié)構(gòu)模型
3.1.1  馮·諾依曼模型的傳統(tǒng)計算機系統(tǒng)結(jié)構(gòu)
3.1.2  哈佛模型的計算機系統(tǒng)結(jié)構(gòu)
3.1.3  兩種不同指令集設(shè)計結(jié)構(gòu)的計算機系統(tǒng)
3.2  SHARC處理器的基本結(jié)構(gòu)
3.2.1  基于SHARC模型的特征和優(yōu)勢
3.2.2  系統(tǒng)級的提高
3.2.3  基于SHARC模型的ADSP-2106x內(nèi)核結(jié)構(gòu)
3.2.4  SHARC處理器的存儲體系和接口模型
3.2.5  SHARC模型的開發(fā)
3.3  SHARC模型結(jié)構(gòu)的計算操作
3.3.1  IEEE浮點操作
3.3.2  定點操作
3.3.3  ALU
3.3.4  SHARC結(jié)構(gòu)中的寄存器
3.3.5  SHARC結(jié)構(gòu)的運算操作
3.4  SHARC結(jié)構(gòu)的指令系統(tǒng)
3.4.1  計算和傳送指令類
3.4.2  程序流控制類
3.4.3  立即傳送類
3.4.4  其他類
3.5  SHARC結(jié)構(gòu)的主要功能
3.5.1  程序序列器
3.5.2  數(shù)據(jù)地址生成器
3.5.3  片內(nèi)存儲器器總線和地址生成
3.5.4  DMA控制器特征
3.6  SHARC結(jié)構(gòu)的多處理器系統(tǒng)
3.6.1  多處理器系統(tǒng)結(jié)構(gòu)
3.6.2  鏈接端口
第4章  嵌入式計算的系統(tǒng)互連
4.1  總線技術(shù)
4.1.1  總線的分類
4.1.2  總線控制方式
4.1.3  總線的通信
4.1.4  總線的流量分析
4.1.5  嵌入式系統(tǒng)外總線結(jié)構(gòu)
4.2  交換機互連技術(shù)
4.2.1  互連網(wǎng)絡(luò)
4.2.2  互連網(wǎng)絡(luò)的物理實現(xiàn)
4.2.3  多級交換機模式互連網(wǎng)絡(luò)
4.3  存儲體系
4.3.1  單體存儲體系
4.3.2  多體存儲體系
4.3.3  共享存儲體系
4.4  硬件加速器
4.4.1  硬件加速器基本結(jié)構(gòu)
4.4.2  硬件加速器使用思路
4.4.3  設(shè)計硬件加速器的原則與步驟
4.4.4  硬件加速器內(nèi)部設(shè)計構(gòu)思
4.5  硬件加速器設(shè)計示例分析
4.5.1  跳頻通信基本概念
4.5.2  跳頻圖案
4.5.3  基于跳頻通信的節(jié)點呼吸算法分析
4.5.4  節(jié)點呼吸模型加速器的設(shè)計
4.6  低功耗體系
4.6.1  低功耗體系工作機制
4.6.2  低功耗體系模型結(jié)構(gòu)分析
第5章  VHDL硬件描述語言
5.1  ABEL-HDL語言導(dǎo)論
5.1.1  語言結(jié)構(gòu)
5.1.2  基本語法
5.1.3  運算符、表達式和等式
5.1.4  集合
5.1.5  變量和變量代換
5.1.6  基本結(jié)構(gòu)
5.2  語言參量
5.2.1  聲明部分
5.2.2  運算部分
5.2.3  運算類語句
5.3  設(shè)計考慮
5.3.1  pin to pin獨立結(jié)構(gòu)語言特征
5.3.2  pin to pin對寄存器的詳細描述
5.3.3  詳細電路描述
5.3.4  狀態(tài)機
5.4  源文件描述
5.4.1  用布爾方程描述的源文件
5.4.2  用真值表描述的源文件
5.4.3  用狀態(tài)圖描述的源文件
5.5  設(shè)計實例分析
5.5.1  測速模擬安全裝置
5.5.2  雙機并行處理回執(zhí)功能部件
5.5.3  共享資源訪問沖突屏蔽控制機制
第6章  并行處理技術(shù)
6.1  嵌入式計算系統(tǒng)結(jié)構(gòu)中的并行性
6.1.1  并發(fā)性和同時性概念
6.1.2  嵌入式并行計算系統(tǒng)結(jié)構(gòu)
6.1.3  嵌入式并行計算系統(tǒng)的幾個設(shè)計問題
6.2  嵌入式并行計算系統(tǒng)的偵聽模式
6.2.1  共享資源互斥操作
6.2.2  消息傳播協(xié)議
6.2.3  偵聽技術(shù)的實現(xiàn)
6.3  嵌入式并行計算系統(tǒng)的可擴展性
6.3.1  系統(tǒng)可擴展性含義
6.3.2  系統(tǒng)帶寬可擴展性
6.3.3  系統(tǒng)時延的克服和非顯式表現(xiàn)
6.3.4  物理實現(xiàn)
6.3.5  嵌入式并行計算系統(tǒng)的網(wǎng)絡(luò)物理結(jié)構(gòu)
6.4  任務(wù)分配
6.4.1  靜態(tài)分配
6.4.2  動態(tài)分配
6.4.3  任務(wù)分配的終止檢測
6.5  負載平衡
6.5.1  負載平衡概念
6.5.2  靜態(tài)負載平衡
6.5.3  動態(tài)負載平衡
6.5.4  流水線負載平衡
6.6  幾種常用的任務(wù)分配算法分析和實施
6.6.1  工作池技術(shù)
6.6.2  協(xié)作多任務(wù)并行處理技術(shù)
6.6.3  貪婪式求值模型的多任務(wù)處理
第7章  分布式實時嵌入系統(tǒng)
7.1  分布式系統(tǒng)的特征
7.1.1  分布式實時嵌入系統(tǒng)的定義
7.1.2  分布式實時嵌入系統(tǒng)的特點
7.1.3  基于消息體系的分布式實時嵌入應(yīng)用系統(tǒng)的建造設(shè)想
7.2  分布式實時嵌入系統(tǒng)的體系結(jié)構(gòu)
7.2.1  分布式系統(tǒng)結(jié)構(gòu)的構(gòu)建因素
7.2.2  通信機制的抽象描述以及算法
7.2.3  廣播行為
7.2.4  冗余邊的遍歷
7.2.5  對任意圖連接的改造
7.2.6  路由概述
7.3  分布式實時系統(tǒng)通信機制的實現(xiàn)
7.3.1  對通信節(jié)點處理單元的選擇
7.3.2  通信連接的構(gòu)成
7.3.3  支持通信節(jié)點的操作系統(tǒng)
7.4  本地處理的實現(xiàn)
7.4.1  本地實時操作系統(tǒng)的特征
7.4.2  系統(tǒng)設(shè)計
參考文獻