TMS320C28X系列DSP的CPU與外設(shè)（上）

第1章芯片結(jié)構(gòu)及性能概述
1.1TMS320C28x系列芯片的結(jié)構(gòu)及性能
1.2引腳分布及引腳功能
第2章中央處理單元CPU
2.1CPU概述
2.1.1同其他TMS320C2000CPUs的兼容性
2.1.2CPU的組成
2.1.3CPU的主要特性
2.1.4仿真邏輯
2.1.5CPU的信號
2.2CPU的結(jié)構(gòu)及總線
2.2.1CPU結(jié)構(gòu)
2.2.2地址和數(shù)據(jù)總線
2.3CPU的寄存器陣列
2.3.1累加器(ACC、.AH、AL)
2.3.2被乘數(shù)寄存器(XT)
2.3.3結(jié)果寄存器(P、PH、PL)
2.3.4數(shù)據(jù)頁指針(DP)
2.3.5堆棧指針(SP)
2.3.6輔助寄存器(XAR0~XAR7、AR0-AR7)
2.3.7程序計數(shù)器(PC)
2.3.8返回程序寄存器(RPC)
2.3.9中斷控制寄存器(1FR、IER、DBGIER)
2.3.10狀態(tài)寄存器(ST0)
2.3.11狀態(tài)寄存器(STl)
2.4程序流
2.4.1中斷
2.4.2分支、調(diào)用及返回
2.4.3單個指令的重復(fù)執(zhí)行
2.4.4指令流水線
2.5乘法操作
2.5.116位x16位的乘法
2.5.232位x32位的乘法
2.6移位操作
第3章CPU的中斷系統(tǒng)和復(fù)位
3.1CPU中斷概述
3.2CPU中斷向量和優(yōu)先級
3.3可屏蔽中斷
3.3.1中斷標(biāo)志寄存器(1FR)
3.3.2中斷使能寄存器(1ER)和調(diào)試中斷使能寄存器(DBGIER)
3.3.3可屏蔽中斷的標(biāo)準(zhǔn)操作
3.4非屏蔽中斷
3.4.11NTR指令
3.4.2TRAP指令
3.4.3非屏蔽硬件中斷
3.5非法指令陷阱
3.6硬件復(fù)位
第4章流水線
4.1指令流水線
4.1.1減弱流水線段
4.1.2取指令機制
4.1.3地址計數(shù)器FC、IC和PC
4.2可視流水線操作
4.3流水線活動的凍結(jié)
4.3.1等待狀態(tài)
4.3.2指令無用狀態(tài)
4.4流水線的保護
4.4.1對同一數(shù)據(jù)空間進行讀寫時的保護
4.4.2保護寄存器沖突
4.5非保護流水線沖突的避免
4.5.1非保護的程序空間讀和寫
4.5.2對影響另一存儲單元的單元進行讀寫
4.5.3寫操作后的讀保護模式
第5章存儲器映像
5.1片內(nèi)程序／數(shù)據(jù)存儲器[1112]
5.2片內(nèi)Flash和OTP存儲器
5.2.1Hash存儲器和OTP存儲器
5.2.2Flash和OTP存儲器的電源模式
5.2.3Hash流水線模式
5.2.4Flash和OTP的寄存器
5.3代碼安全模塊(CSM)
5.3.1功能說明
5.3.2CSM對其他片內(nèi)資源的影響
5.3.3用戶應(yīng)用程序中的合并代碼安全性
5.3.4保護安全邏輯要做的和不要做的(DosandDon'ts)
5.3.5CSM特點總結(jié)
5.4片外存儲器及外部接口XINTF
5.4.1功能說明
5.4.2XINTF配置綜述
5.4.3建立、激活及跟蹤狀態(tài)的配置
5.4.4XINTF寄存器
5.4.5信號說明
5.4.6波形
5.4.7外部DMA支持(XHOLD、XHOLDA)
5.5各存儲器映像區(qū)域的等待狀態(tài)"j
第6章C28x的尋址方式及匯編語言簡介
6.1尋址方式
6.2尋址方式選擇位(AMODE)
6.3匯編器／編譯器對AMODE位的跟蹤
6.4直接尋址方式(DP)
6.5堆棧尋址方式(SP)
6.6間接尋址方式
6.6.1C28x的間接尋址方式(XAR0一XAR7)
6.6.2C2xLP的間接尋址方式(ARP、XAR0一XAR7).，
6.6.3循環(huán)間接尋址方式(XAR6、XARl))
6.7寄存器尋址方式
6.7.132位寄存器尋址方式
6.7.216位寄存器尋址方式
6.8數(shù)據(jù)／程序／IO空間立即尋址方式
6.9程序空間間接尋址方式
6.10字節(jié)尋址方式
6.1132位操作的定位
6.12C28x匯編語言簡介
第7章時鐘和系統(tǒng)控制
7.1時鐘和系統(tǒng)控制
7.2振蕩器OSC和鎖相環(huán)PLL時鐘模塊
7.2.1基于PLL的時鐘模塊
7.2.2外部參考振蕩器時鐘選擇
7.3低功耗方式模塊
7.4看門狗模塊
7.4.1有關(guān)寄存器
7.4.2仿真需要考慮的事項
第8章片內(nèi)外設(shè)的中斷擴展(PIE)
8.1PIE控制器概述
8.2向量表映像
8.3中斷源
8.3.1多通道中斷處理過程
8.3.2使能和禁止多通道外設(shè)中斷
8.3.3從外設(shè)到CPU的多通道中斷請求流程
8.3.4PIE向量表
8.4PIE配置寄存器
8.5PIE中斷寄存器
8.6外部中斷控制寄存器
第9章引導(dǎo)ROM及引導(dǎo)裝載器功能
9.1引導(dǎo)ROM概述
9.1.1在引導(dǎo)ROM中XMPNMC的作用
9.1.2片內(nèi)ROM介紹
9.2引導(dǎo)ROM版本和求和校驗信息
9.3CPU向量表
9.4引導(dǎo)裝載器(Bootloader)特性
9.4.1Bootloader操作過程
9.4.2Bootloader設(shè)置
9.4.3Bootloader模式
9.4.4Bootloader數(shù)據(jù)流結(jié)構(gòu)
9.4.58位模式源程序數(shù)據(jù)流的通用結(jié)構(gòu)
9.4.6基本的數(shù)據(jù)傳輸過程
9.4.7初始化引導(dǎo)匯編程序(1nitBoot)
9.4.8引導(dǎo)模式選擇函數(shù)(SelectBootMode)
9.4.9SCI引導(dǎo)函數(shù)(SCI_Boot)
9.4.10并行引導(dǎo)函數(shù)(Parallel_Boot)
9.4.11SH引導(dǎo)函數(shù)(SPI_Boot)
9.4.12退出引導(dǎo)匯編程序(ExitBoot)
9.5建立引導(dǎo)表
9.6Boofioader代碼列表
第10章仿真特性
10.1仿真特性概括
10.2調(diào)試接口
10.3調(diào)試術(shù)語
10.4控制方式
10.4.1停止方式
10.4.2實時方式
10.4.3停止方式和實時方式總結(jié)
10.5異常中斷和ABORTI指令
10.6DT-DMA機制
10.7分析斷點、觀察點和計數(shù)器
10.7.1分析斷點
10.7.2觀察點
10.7.3基準(zhǔn)計數(shù)器／事件計數(shù)器
10.7.4典型的分析單元結(jié)構(gòu)
10.8數(shù)據(jù)記錄(DataLogging)
10.8.1產(chǎn)生數(shù)據(jù)記錄傳送緩沖器
10.8.2正確訪問仿真寄存器
10.8.3數(shù)據(jù)記錄中斷(DLOGINT)
10.8.4數(shù)據(jù)記錄舉例
10.9共享分析資源
10.10診斷和恢復(fù)