第1章 簡易單片機的結構及其開發(fā)模擬測試
1-1 CPLD設置CPU的HDL描述硬件結構說明
1-1-1 CPLD設置CPU的HDL使用LPM模塊簡介
1-1-2 CPLD設置CPU的HDL使用寄存器簡介
1-1-3 程序存儲器的設置設計及取指(Fetch)
1-1-4 程序存儲器的取指(Fetch)
1-1-5 CPU內部寄存器及數(shù)據(jù)的運算控制示意圖
1-1-6 CPU的HDL描述I/O設置及PROM設置控制
1-1-7 RISCPU3.TDF完整電路描述
1-2 RISCPU3.TDF電路測試及模擬
1-3 RISCPU3結構特性討論
1-4 流水線處理結構的高速RISCPU4簡介
1-4-1 RISCPU4流水線的指令取指Fetch/Dec解碼
1-4-2 RISCPU4流水線的運算單元讀取及解碼(OP/RD)電路
1-4-3 RISCPU4流水線解碼(OP/RD)控制信號輸出電路
1-4-4 RISCPU4流水線執(zhí)行EXE控制電路
1-4-5 RISCPU4流水線完整電路描述
1-4-6 RISCPU4流水線電路功能的模擬檢測
1-4-7 數(shù)據(jù)相依冒險的自動檢測處理
1-4-8 實例
1-4-9 結論
第2章 靈活性指令碼的單片機結構及開發(fā)模擬測試
2-1 16位PD程序存儲器44個精簡指令RISC單片機指令結構簡介
2-2 44個精簡指令RISC單片機的I/O構建及其與CPU的連接簡介
2-2-1 16位具輸入比較和捕捉功能的計數(shù)計時器CTC
2-2-2 12位的脈沖寬調變PWM外圍電路
2-2-3 PPIO外圍電路及CNTP16和PWM12 對應I/O寄存器尋址聯(lián)結控制
2-2-4 中斷的處理及連接
2-3 具有相當功能的單片機RISCPU8電路設計與描述
2-3-1 RISCPU8.TDF的ALU運算處理
2-3-2 RISCPU8.TDF的解碼及控制Control信號運算處理
2-3-3 RISCPU8.TDF的程序轉移及寄存器數(shù)據(jù)回寫WB運算處理
2-4 RISCPU8.TDF的完整程序描述處理
2-5 RISCPU8.TDF的程序編寫及模擬測試
2-6 RISCPU8.TDF的程序編寫及實例測試
2-6-1 EP1K50TC1443主機板和SNCPLDE3測試實驗器介紹
2-6-2 RISCPU8的程序編寫及實例測試
第3章 SOC及強化外圍的單片機結構和開發(fā)模擬測試
3-1 SOC強化外圍模塊電路精簡指令RISC單片機簡介
3-2 硬件乘除法器及外加存儲器的讀寫設置及連接和模擬測試
3-2-1 硬件乘除法器的設計設置及連接
3-2-2 外加存儲器的讀寫控制設置及連接
3-2-3 乘除法器及外加存儲器的讀寫模擬測試
3-2-4 精簡指令RISCPUA的整體架構
3-2-5 討論
3-3 鍵盤掃描及7段LED顯示和LCD字形顯示器接口電路
3-3-1 硬件鍵盤掃描接口電路的設計
3-3-2 4位7段LED掃描顯示及硬件鍵盤掃描接口電路的連接
3-3-3 LCD顯示模塊的驅動接口電路及其連接
3-4 簡易的VGA屏幕顯示控制接口電路
3-4-1 簡易的色條產生器(Color Bar Generator)
3-4-2 簡易的字形顯示器(Character Generator)
3-5 簡易串行非同步UART接口電路
3-5-1 波特率產生器(Baudrate Generator)
3-5-2 UART的發(fā)送TX控制電路
3-5-3 UART的接收RX控制電路
3-5-4 UART的整合電路
3-6 I2C串行同步傳輸電路
3-7 SCI串行同步傳輸電路
3-8 模擬比較器
3-9 ADC轉換電路
3-10 高速的ADC轉換讀取及寄存
3-10-1 ADC的轉換及讀取控制設置
3-10-2 ADC轉換讀取并予解碼掃描顯示于7段LED的控制
3-10-3 高速的ADC紀錄儲存后予以輸出顯示控制
3-11 電路的測試及實例
3-12 結論
第4章 JTAG及DMA和QEP，DB死區(qū)接口電路
4-1 JTAG接口電路簡介
4-1-1 JTAG的邊界電路掃描(Boundary Scan)
4-1-2 JTAG的電路結構
4-1-3 簡易的JTAG的電路結構設置設計和模擬
4-2 直接存儲器讀寫DMA(Direct Memory Access)接口電路
4-3 四象限編碼器QEP檢測及死區(qū)(Dead Band)控制接口電路
4-3-1 四象限編碼器QEP(Quard Encoder Port)檢測
4-3-2 死區(qū)(Dead Band)控制設置電路
4-3-3 四象限編碼器QEP(Quard Encoder Port)檢測計數(shù)接口電路
4-4 實驗測試與實例
第5章 通用型單片機指令架構分析及特性簡介
5-1 通用型單片機
5-2 改良型8051單片機系列
5-3 強化型RISC AVR單片機系列
5-4 全世界8位MCU居于第二位的PIC系列產品
5-4-1 含有模擬放大器OPA及DAC接口的特殊PIC單片機
5-4-2 含有CAN及ADC，PWM控制運算的MCU單片機
5-4-3 具有DSP的運算的DSP MCU單片機
5-5 TI單片機MSP430芯片系列
5-5-1 MSP430F14X的電路結構簡介
5-5-2 MSP430F14X的指令模態(tài)結構簡介
5-5-3 MSP430F14X特殊外圍電路簡介
5-6 DSP單片機龍頭TI的TMS320C54X系列
5-6-1 TMS320C542的CPU結構
5-6-2 TMS320C542尋址模式及其對應數(shù)據(jù)轉載指令格式分析和分類
5-6-3 TMS320C54X的流水線(Pipeline)指令運算
5-6-4 TMS320C54X的外圍電路
5-6-5 一個良好的DSP開發(fā)軟件
5-7 新加坡商Cypress 的第一個含有USB外圍單片機
5-7-1 USB接口簡介
5-7-2 新加坡Cypress 的PSoC單片機
5-8 專為機電控制的TMS320F24X DSP單片機簡介
5-9 練習
第6章 多重周期CPU的架構設計開發(fā)及模擬測試
6-1 SMCU的架構設計設置及模擬測試
6-2 實際SMCU 的40個指令以VHDL設計設置
6-3 實際SMCU 的測試程序編輯及其對應模擬波形
6-4 SMCU6的綜合討論
6-5 加入一個16位乘或除16位運算的CPU
6-5-1 以MAXPLUS2的MegaWinzard PlugIn Manager建立乘除法器元件庫
6-5-2 引入乘除法器的電路描述
6-5-3 引入乘除法器的電路模擬及測試
6-6 討論及實例
第7章 MIPS單一執(zhí)行周期CPU架構設計設置及模擬測試
7-1 MIPS CPU的指令架構說明
7-2 簡化的MIPS CPU架構設計描述
7-2-1 Fetch取指指令運算描述
7-2-2 Decode指令解碼運算描述
7-2-3 Control 控制信號的解碼輸出描述
7-2-4 Dmemory 數(shù)據(jù)寄存器的讀寫控制描述
7-2-5 指令執(zhí)行Exe 的執(zhí)行描述
7-2-6 完整的簡化MIPS組構描述
7-3 測試程序的編寫
7-4 在MAXPLUS2的波形編輯模擬環(huán)境下作指令執(zhí)行檢測
7-5 練習和實例
第8章 流水線MIPS 設計及轉移冒險的處理和測試
8-1 簡介
8-2 MIPS流水線處理及設計描述
8-2-1 MIPS流水線的取指Fetch及程序計數(shù)器PC的運算
8-2-2 MIPS流水線的指令解碼ID及寄存器內容的讀寫
8-2-3 MIPS流水線的指令控制信號Control輸出電路設計描述
8-2-4 MIPS流水線的指令執(zhí)行Execute電路設計描述
8-2-5 MIPS流水線的數(shù)據(jù)存儲器的讀寫控制Dmemoryp電路設計描述
8-2-6 MIPS流水線的整合描述MIPS2T.VHD的電路設計描述
8-3 MIPS流水線CPU的功能模擬及檢測
8-4 流水線對應于數(shù)據(jù)序執(zhí)行所產生的數(shù)據(jù)冒險(Harzard)
8-5 流水線數(shù)據(jù)冒險(Harzard)自動處理的電路結構描述及檢測
8-5-1 在第4層的數(shù)據(jù)存儲器讀出LW運算流水線數(shù)據(jù)冒險自動處理
8-5-2 如LW運算流水線數(shù)據(jù)冒險的STALL寄存運算模擬測試
8-6 練習與實例
第9章 32位存儲器及寄存器的流水線MIPS結構
9-1 32位存儲器及寄存器的流水線MIPS簡介
9-1-1 取指的IFETC2TT4.VHD的修改
9-1-2 指令解碼及寄存器的數(shù)據(jù)讀寫IDECODTT4.VHD的修改
9-1-3 數(shù)據(jù)存儲器讀寫DMEMORYT4.VHD的修改
9-1-4 程序執(zhí)行的EXECUTTT.VHD的修改
9-1-5 主構MIPS4TT.VHD電路的描述
9-1-6 程序執(zhí)行模擬測試
9-2 32位流水線及冒險處理的MIPS4TT.VHD電路特性
9-3 LW運算流水線數(shù)據(jù)冒險做暫停STALL處理
9-4 練習與實例
第10章 高級MCU結構分析及ARM簡介
10-1 TMS320C67X DSP單片機結構簡介
10-1-1 TMS320C67X DSP單片機流水線運算結構簡介
10-1-2 TMS320C6X 系列DSP單片機指令運算碼
10-2 當代極省電且為可變化指令架構的新一代CPU代表ARM簡介
10-2-1 EARM 7TDMI的特性
10-2-2 ARM 7TDMI的電路架構
10-3 ARM 7TDMI的指令運算架構
10-4 ARM 7TDMI的指令架構
10-4-1 對應以2到3個運算寄存器作數(shù)據(jù)處理指令
10-4-2 對應以寄存器作數(shù)據(jù)讀寫及尋址索引指令
10-4-3 對應以寄存器進行半字符數(shù)據(jù)及帶符號的數(shù)據(jù)讀寫及尋址索引指令
10-4-4 寄存器群進行字符區(qū)塊對應Rn進行存儲器間接尋址及索引內容數(shù)據(jù)讀寫
10-4-5 以Rn進行內存間接尋址讀取數(shù)據(jù)寫入Rd后再被Rm寫入的SWP指令
10-4-6 ARM的乘法器及其乘加器指令
10-4-7 ARM差值轉移(Branch),Rx間接轉移和PC連接(Link)轉移指令
10-4-8 間接尋址內存數(shù)據(jù)與寄存器內容數(shù)據(jù)互換SWP指令
10-4-9 ARM的軟件中斷SWI指令
10-4-10 ARM的協(xié)同處理器(Coprocessor)及其對應指令
10-5 THUMB 指令群
10-5-1 THUMB 的ALU運算指令群
10-5-2 THUMB 的立即數(shù)據(jù)運算指令群
10-5-3 THUMB 的寄存器內容數(shù)據(jù)移位后的數(shù)據(jù)載存指令
10-5-4 內存數(shù)據(jù)與寄存器內容數(shù)據(jù)載存指令
10-5-5 以寄存器內容為內存尋址與寄存器內容作讀寫指令
10-5-6 以SP(R13)內容為內存尋址與寄存器內容進行讀寫指令
10-5-7 以SP(R13)或PC(R15)內容加上10位偏移值來設置寄存器指令
10-5-8 連續(xù)的對應多個寄存器和內存執(zhí)行數(shù)據(jù)存取和PUSH/POP指令
10-5-9 有條件和無條件的程序轉移(Branch)
10-5-10 軟件設置程序中斷SWI指令
10-6 涵蓋ARM的系統(tǒng)芯片SOC簡介
10-6-1 ATMEL的AT91M404XX系列嵌入式ARM芯片
10-6-2 TI的TMS320VC5472系列嵌入式ARM及DSP 54X系列SOC芯片
10-6-3 三星電子的KS320C5000系列嵌入式ARM系統(tǒng)SOC芯片
10-7 練習
鄂公網安備 42010302001612號 