現(xiàn)代電子技術——VHDL與數(shù)字系統(tǒng)設計

第1章  VHDL語言基礎
 1. 1  概述
 1. 2  VHDL程序結構
 1. 2. 1  VHDL程序的基本結構
 1. 2. 2  實體
 1. 2. 3  結構體
 1. 2. 4  配置
 1. 3  VHDL的設計資源
 1. 3. 1  庫
 1. 3. 2  程序包
 1. 4  數(shù)據(jù)對象. 類型及操作符
 1. 4. 1  VHDL文字
 1. 4. 2  VHDL數(shù)據(jù)對象
 1. 4. 3  VHDL數(shù)據(jù)類型
 1. 4. 4  VHDL操作符
 1. 4. 5  屬性描述與定義語句
 1. 4. 6  VHDL描述方式
 1. 5  VHDL順序語句
 1. 5. 1  賦值語句
 1. 5. 2  轉(zhuǎn)向控制語句
 1. 5. 3  等待語句
 1. 5. 4  子程序調(diào)用語句
 1. 5. 5  返回語句
 1. 5. 6  空操作語句
 1. 5. 7  其他語句
 1. 6  VHDL并行語句
 1. 6. 1  進程語句
 1. 6. 2  塊語句
 1. 6. 3  并行信號賦值語句
 1. 6. 4  并行過程調(diào)用語句
 1. 6. 5  元件例化語句
 1. 6. 6  生成語句
 1. 7  子程序
 1. 7. 1  函數(shù)
 1. 7. 2  重載函數(shù)
 1. 7. 3  過程
 1. 7. 4  重載過程
 第2章  組合邏輯電路基礎實驗
 2. 1  基本門電路
 2. 1. 1  基本門電路描述實驗
 2. 1. 2  VHDL實驗快速入門
 2. 2  三態(tài)門
 2. 3  總線緩沖器
 2. 3. 1  單向總線緩沖器
 2. 3. 2  雙向總線緩沖器
 2. 3. 3  74HC245雙向總線緩沖器
 2. 4  數(shù)據(jù)選擇器
 2. 4. 1  四選一數(shù)據(jù)選擇器1
 2. 4. 2  四選一數(shù)據(jù)選擇器2
 2. 4. 3  八選一數(shù)據(jù)選擇器
 2. 4. 4  八選一數(shù)據(jù)選擇器的宏調(diào)用
 2. 5  數(shù)據(jù)分配器
 2. 6  編碼器
 2. 6. 1  八-三優(yōu)先編碼器1
 2. 6. 2  八-三優(yōu)先編碼器2
 2. 6. 3  二-十進制優(yōu)先編碼器
 2. 7  譯碼器
 2. 7. 1  二-四譯碼器
 2. 7. 2  三-八譯碼器
 2. 7. 3  兩位BCD-七段靜態(tài)LED譯碼器
 2. 7. 4  十進制-二進制譯碼器
 2. 8  比較器
 2. 9  加法器
 2. 9. 1  半加器
 2. 9. 2  四位全加器
 2. 9. 3  八位全加器
 2. 10  減法器
 2. 10. 1  半減器
 2. 10. 2  四位全減器
 2. 11  奇偶校驗電路和數(shù)據(jù)檢測器
 2. 11. 1  奇偶校驗位發(fā)生器
 2. 11. 2  奇偶校驗位檢測器
 2. 12  移位器
 2. 13  補碼生成電路
 2. 14  鎖存器
 2. 15  算術邏輯單元ALU設計
 2. 15. 1  兩位算術邏輯單元ALU設計
 2. 15. 2  帶進位四位算術邏輯單元ALU設計
 第3章  時序邏輯電路基礎實驗
 3. 1  RS觸發(fā)器
 3. 2  T觸發(fā)器
 3. 3  JK觸發(fā)器
 3. 4  D觸發(fā)器
 3. 4. 1  D觸發(fā)器基本設計
 3. 4. 2  D觸發(fā)器宏調(diào)用
 3. 4. 3  三級D觸發(fā)器延遲電路
 3. 5  寄存器
 3. 5. 1  n位寄存器
 3. 5. 2  24位寄存器
 3. 5. 3  24位寄存器的LPM設計
 3. 5. 4  多種功能的寄存器設計比較
 3. 6  移位寄存器
 3. 6. 1  雙向移位寄存器
 3. 6. 2  串人串出(SISO)移位寄存器
 3. 6, 3  串人并出(SIPO)移位寄存器
 3. 6. 4  并人串出(PISO)移位寄存器
 3. 7  異步計數(shù)器
 3. 8  同步計數(shù)器
 3. 8. 1  同步二十四進制計數(shù)器
 3. 8. 2  同步四十進制計數(shù)器
 3. 9  可逆計數(shù)器
 3. 10  移存型計數(shù)器
 3. 10. 1  自啟動格雷碼鈕環(huán)計數(shù)器
 3. 10. 2  移存型七進制計數(shù)器
 3. 11  ?？勺冇嫈?shù)器
 3. 11. 1  離散模可變計數(shù)器
 3. 11. 2  模256以內(nèi)任意可變計數(shù)器
 3. 12  分頻器
 3. 12. 1  加法分頻器
 3. 12. 2  減法分頻器
 3. 12. 3  半整數(shù)分頻器
 3. 12. 4  積分分頻器
 3. 13  脈沖發(fā)生和整形
 3. 13. 1  順序脈沖發(fā)生器1
 3. 13. 2  順序脈沖發(fā)生器2
 3. 13. 3  由D觸發(fā)器構成的脈沖整形電路
 3. 13. 4  脈沖整形計數(shù)器
 第4章  狀態(tài)機設計
 4. I  Moore狀態(tài)機
 4. 1. 1  簡單的Moore狀態(tài)機
 4. 1. 2  Moore狀態(tài)機設計比較
 4. 1. 3  采用Moore狀態(tài)機設計計數(shù)器
 4. 2  Mealy狀態(tài)機
 4. 2. 1  采用Mealy狀態(tài)機設計計數(shù)器
 4. 2. 2  Mealy狀態(tài)機1
 4. 2. 3  Mealy狀態(tài)機2
 4. 3  特定序列脈沖發(fā)生器
 4. 4  循環(huán)彩燈控制器
 4. 5  交通燈控制器
 4. 5. 1  交通燈控制器1
 4. 5. 2  交通燈控制器2
 第5章  存儲器設計
 5. 1  RAM
 5. 1. 1  RAM的LPM設計
 5. 1. 2  RAM的快速定制
 5. 2  雙口RAM
 5. 2. 1  簡單的雙口 RAM設計
 5. 2. 2  單地址雙口 RAM的LPM設計
 5. 2. 3  雙地址雙口 RAM的LPM設計
 5. 2. 4  雙N RAM的宏調(diào)用設計
 5. 3  FIFO
 5. 3. 1  FIFO的LPM設計1
 5. 3. 2  FIFO的LPM設計2
 5. 4  ROM
 5. 4. 1  簡單的ROM設計
 5. 4. 2  用ROM實現(xiàn)九九乘法表
 5. 5  堆棧
 第6章  DSP設計實例
 6. 1  串行數(shù)據(jù)檢測器
 6. 2  偽隨機碼發(fā)生器
 6. 3  漢明編碼器和譯碼器
 6. 3. 1  漢明編碼器
 6. 3. 2  漢明譯碼器
 6. 4  循環(huán)冗余校驗(CRC)
 6. 5  15位流水線加法器
 6. 6  乘法器
 6. 6. 1  普通乘法器
 6. 6. 2  移位相加8位乘法器
 6. 6. 3  乘法器的LPM設計
 6. 7  除法器
 6. 8  FIR濾波器
 6. 8. 1  可編程FIR濾波器
 6. 8. 2  四抽頭直接形式FIR濾波器
 6. 9  IIR濾波器
 6. 9. 1  IIR濾波器1
 6. 9. 2  IIR濾波器2
 6. 9. 3  IIR濾波器3
 第7章  數(shù)字系統(tǒng)設計實例
 7. 1  BCD-七段動態(tài)LED譯碼顯示電路
 7. 2  汽車尾燈控制電路
 7. 3  頻率計
 7. 4  數(shù)字鐘
 7. 5  密碼鎖
 7. 6  8位脈寬調(diào)制器
 7. 7  硬件電子琴
 7. 8  函數(shù)發(fā)生器
 7. 9  AD0809模擬信號采集
 7. 10  VGA彩條信號發(fā)生器
 7. 11  通用異步收發(fā)器(UART)
 7. 12  數(shù)字系統(tǒng)設計課題
 7. 12. 1  乒乓球游戲機
 7. 12. 2  四人搶答器
 7. 12. 3  數(shù)字秒表
 7. 12. 4  出租車計費器
 7. 12. 5  汽車停車場停車車位顯示系統(tǒng)
 7. 12. 6  五層電梯控制器
 7. 12. 7  自動售貨機的控制電路
 附錄  掌宇CIC310 CPLD／FPGA開發(fā)系統(tǒng)使用簡介
 參考文獻