計算機體系結(jié)構(gòu)習題與解答

第1章 概述
  1.1 本書目的
  1.2 假定背景
  1.3 涵蓋材料
  1.4 本章目標
  1.5 技術(shù)趨勢
  1.6 性能測度
  1.7 加速比
  1.8 Amdahl定律
  1.9 本章小結(jié)
  習題與解答
第2章 數(shù)據(jù)表示與計算機算術(shù)運算
  2.1 本章目標
  2.2 從電子到比特
  2.3 正整數(shù)的二進制表示
  2.4 正整數(shù)的算術(shù)運算  
  2.5 負整數(shù)
  2.6 浮點數(shù)
  2.7 本章小結(jié)
  習題與解答
第3章 計算機組織
  3.1 本章目標
  3.2 本章概述
  3.3 程序
  3.4 操作系統(tǒng)
  3.5 計算機組織
  3.6 本章小結(jié)
  習題與解答  
第4章 編程模型
  4.1 本章目標
  4.2 本章概述
  4.3 指令類型
  4.4 基于堆棧的體系結(jié)構(gòu)
  4.5 通用寄存器體系結(jié)構(gòu)
  4.6 對基于堆棧的體系結(jié)構(gòu)與通用寄存器體系結(jié)構(gòu)進行比較
  4.7 利用堆棧來實現(xiàn)過程調(diào)用
  4.8 本章小結(jié)
  習題與解答
第5章 處理器設(shè)計
  5.1 本章目標
  5.2 本章概述
  5.3 指令集體系結(jié)構(gòu)
  5.4 處理器微體系結(jié)構(gòu)
  5.5 本章小結(jié)
  習題與解答
第6章 流水線
  6.1 本章目標
  6.2 本章概述
  6.3 流水線
  6.4 指令冒險及其對吞吐量的影響
  6.5 流水線處理器中的預(yù)測執(zhí)行時間
  6.6 結(jié)果轉(zhuǎn)發(fā)（旁路）
  6.7 本章小結(jié)
  習題與解答 
第7章 指令級并行性
  7.1 本章目標
  7.2 本章概述
  7.3 什么是指令級并行性？
  7.4 指令級并行性的局限性
  7.5 超標量處理器
  7.6 順序執(zhí)行與亂序執(zhí)行  
  7.7 寄存器重命名
  7.8 超長指令字處理器
  7.9 指令級并行性的編譯技術(shù)
  7.10 本章小結(jié)
  習題與解答
第8章 存儲器系統(tǒng)
  8.1 本章目標
  8.2 本章概述
  8.3 延時、吞吐量和帶寬
  8.4 存儲器層次結(jié)構(gòu)
  8.5 存儲器技術(shù)
  8.6 本章小結(jié)
  習題與解答
第9章 高速緩沖存儲器
  9.1 本章目標
  9.2 本章概述
  9.3 數(shù)據(jù)Cache、指令Cache和統(tǒng)一Cache
  9.4 描述Cache
  9.5 容量
  9.6 行長
  9.7 相聯(lián)度
  9.8 替換策略
  9.9 寫回式Cache與寫直達式Cache
  9.10 Cache實現(xiàn)
  9.11 標記陣列
  9.12 命中/失效邏輯
  9.13 數(shù)據(jù)陣列
  9.14 對Cache失效進行細分
  9.15 多級Cache
  9.16 本章小結(jié)
  習題與解答
第10章 虛擬存儲器
  10.1 本章目標
  10.2 本章概述
  10.3 地址轉(zhuǎn)換  
  10.4 請求調(diào)頁與頁面交換
  10.5 頁表
  10.6 轉(zhuǎn)換旁路緩沖器
  10.7 保護
  10.8 Cache與虛擬存儲器
  10.9 本章小結(jié)
  習題與解答  
第11章 輸入/輸出
  11.1 本章目標
  11.2 本章概述
  11.3 I/O總線
  11.4 中斷
  11.5 存儲器映射I/O
  11.6 直接存儲器訪問
  11.7 輸入/輸出設(shè)備
  11.8 磁盤系統(tǒng)
  11.9 本章小結(jié)
  習題與解答
第12章 多處理機系統(tǒng)
  12.1 本章目標
  12.2 本章概述
  12.3 加速比與性能
  12.4 多處理機系統(tǒng)
  12.5 消息傳遞系統(tǒng)
  12.6 共享式存儲器系統(tǒng)
  12.7 消息傳遞與共享式存儲器比較
  12.8 本章小結(jié)
  習題與解答
索引