計算機(jī)組成與系統(tǒng)結(jié)構(gòu)

目    錄
第1章  計算機(jī)系統(tǒng)概論
    1.1  數(shù)字電路基礎(chǔ)
        1.1.1  邏輯代數(shù)的基本知識
        1.1.2  常見的門電路
        1.1.3  數(shù)字系統(tǒng)基礎(chǔ)
    1.2  計算機(jī)的基本組成
        1.2.1  計算機(jī)的硬件結(jié)構(gòu)
        1.2.2  計算機(jī)軟件
        1.2.3  計算機(jī)語言及其編譯
    1.3  計算機(jī)系統(tǒng)結(jié)構(gòu)概論
        1.3.1  系統(tǒng)結(jié)構(gòu)的概念
        1.3.2  計算機(jī)系統(tǒng)的性能評價
        1.3.3  計算機(jī)系統(tǒng)的可靠性
    1.4  計算機(jī)系統(tǒng)的歷史與發(fā)展
        1.4.1  計算機(jī)的發(fā)展歷史
        1.4.2  計算機(jī)的分類
        1.4.3  計算機(jī)的應(yīng)用領(lǐng)域
    習(xí)題一
第2章  數(shù)據(jù)編碼和數(shù)據(jù)運算
    2.1  數(shù)據(jù)編碼
        2.1.1  數(shù)制及其轉(zhuǎn)換
        2.1.2  定點數(shù)的編碼
        2.1.3  浮點數(shù)的編碼
        2.1.4  非數(shù)值數(shù)據(jù)的編碼
        2.1.5  檢錯碼和糾錯碼
    2.2  定點數(shù)的運算和運算器
        2.2.1  定點數(shù)的加減法運算
        2.2.2  定點數(shù)乘除法運算
        2.2.3  邏輯運算
    2.3  浮點數(shù)運算和運算器
        2.3.1  浮點數(shù)加法和減法
        2.3.2  浮點數(shù)乘法和除法
    2.4  運算器的歷史與發(fā)展
    習(xí)題二
第3章  存儲系統(tǒng)
    3.1  存儲器芯片
    3.2  存儲器的構(gòu)成
        3.2.1  存儲器的基本組織
        3.2.2  存儲器的工作周期
        3.2.3  提高存儲器工作速度的技術(shù)
        3.2.4  訪存的局部性
    3.3  高速緩存
        3.3.1  cache的功能與基本原理
        3.3.2  地址映像與變換
        3.3.3  替換策略及更新策略
        3.3.4  cache的性能和類型
    3.4  虛擬存儲器
        3.4.1  頁式虛擬存儲器
        3.4.2  段式虛擬存儲器
        3.4.3  段頁式虛擬存儲器
        3.4.4  虛擬存儲器的管理策略
    3.5  存儲器的歷史與發(fā)展
    習(xí)題三
第4章  計算機(jī)指令系統(tǒng)
    4.1  指令的格式和編碼
        4.1.1  操作碼
        4.1.2  地址碼
        4.1.3  指令字長度
        4.1.4  指令助記符
    4.2  數(shù)據(jù)的類型及其存儲方式
        4.2.1  操作數(shù)的類型
        4.2.2  操作數(shù)的存儲方式
        4.2.3  數(shù)據(jù)對齊方式
        4.2.4  堆棧
    4.3  尋址方式
    4.4  指令格式的設(shè)計
        4.4.1  操作碼的編碼
        4.4.2  地址碼的設(shè)計
        4.4.3  指令的訪存類型
    4.5  指令集
    4.6  指令系統(tǒng)及匯編程序設(shè)計實例
    4.7  指令系統(tǒng)的歷史與發(fā)展
        4.7.1  RISC與CISC
        4.7.2  指令系統(tǒng)對多媒體信息處理的支持
    習(xí)題四
第5章  控制單元
    5.1  基本概念
        5.1.1  CPU的功能與結(jié)構(gòu)
        5.1.2  數(shù)據(jù)通路的構(gòu)成
    5.2  指令的執(zhí)行過程
        5.2.1  運算指令周期
        5.2.2  訪存指令周期
        5.2.3  控制指令周期
    5.3  控制器的基本結(jié)構(gòu)
        5.3.1  硬連線控制器
        5.3.2  微程序控制器
        5.3.3  陣列邏輯控制器
    5.4 指令流水技術(shù)
        5.4.1  流水技術(shù)的基本概念
        5.4.2  指令的調(diào)度
        5.4.3  分支預(yù)測
        5.4.4  多重指令啟動
        5.4.5  多線程處理器
    5.5  CPU的歷史與發(fā)展
        5.5.1  奔騰處理器
        5.5.2  PowerPC處理器
        5.5.3  Alpha處理器
        5.5.4  MIPS R4000的超流水線結(jié)構(gòu)
    習(xí)題五
第6章  總線與輸入輸出系統(tǒng)
    6.1  總線的基本原理
        6.1.1  總線的信息傳遞方式
        6.1.2  總線的定時
        6.1.3  總線控制
        6.1.4  總線接口
    6.2  輸入輸出設(shè)備的類型和尋址
        6.2.1  輸入輸出設(shè)備的類型
        6.2.2  輸入輸出設(shè)備的尋址
    6.3  程序控制方式
        6.3.1  程序查詢輸入輸出方式
        6.3.2  中斷方式
    6.4  直接訪存數(shù)據(jù)傳輸方式與輸入輸出通道方式
        6.4.1  DMA方式的基本概念
        6.4.2  DMA傳送方式
        6.4.3  基本的DMA控制器
        6.4.4  通道方式
    6.5  輸入輸出接口與總線
        6.5.1  輸入輸出接口
        6.5.2  輸入輸出總線
    習(xí)題六
第7章  并行計算機(jī)系統(tǒng)
    7.1  并行計算機(jī)的分類
    7.2  向量流水計算機(jī)
        7.2.1  向量數(shù)據(jù)與向量指令
        7.2.2  向量流水計算機(jī)的結(jié)構(gòu)
        7.2.3  向量流水技術(shù)
    7.3  陣列計算機(jī)
        7.3.1  陣列計算機(jī)的構(gòu)成
        7.3.2  陣列計算機(jī)的互聯(lián)網(wǎng)絡(luò)
        7.3.3  陣列計算機(jī)的存儲系統(tǒng)
    7.4  多處理機(jī)系統(tǒng)
        7.4.1  多處理機(jī)系統(tǒng)的結(jié)構(gòu)
        7.4.2  多處理機(jī)系統(tǒng)的互聯(lián)網(wǎng)絡(luò)
        7.4.3  多處理機(jī)系統(tǒng)的數(shù)據(jù)通信
        7.4.4  多處理機(jī)的存儲系統(tǒng)
        7.4.5  多處理機(jī)系統(tǒng)實例
    7.5  網(wǎng)絡(luò)計算機(jī)系統(tǒng)
        7.5.1  概述
        7.5.2  系統(tǒng)結(jié)構(gòu)
        7.5.3  網(wǎng)絡(luò)協(xié)議
        7.5.4  網(wǎng)絡(luò)計算
    習(xí)題七
主要參考文獻(xiàn)