計(jì)算機(jī)組織與結(jié)構(gòu)：性能設(shè)計(jì) 第四版

定　價(jià)：￥56.00

作　者：	（美）William Stallings著；張昆藏，施一萍，經(jīng)致遠(yuǎn)譯；張昆藏譯
出版社：	清華大學(xué)出版社
叢編項(xiàng)：	世界著名計(jì)算機(jī)教材精選
標(biāo)　簽：	暫缺

購買這本書可以去

當(dāng)當(dāng)網(wǎng) (￥47.60)

ISBN：	9787302034636	出版時(shí)間：	2000-11-01	包裝：	平裝
開本：	26cm	頁數(shù)：	528	字?jǐn)?shù)：

內(nèi)容簡介

　　內(nèi)容簡介本書是一本反映當(dāng)代計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)主流技術(shù)和最新成就的優(yōu)秀教材。作者使用IntelPentium和PowerPC作為運(yùn)行實(shí)例，從而將當(dāng)代的設(shè)計(jì)問題和計(jì)算機(jī)組織與結(jié)構(gòu)的基礎(chǔ)聯(lián)系起來。本書仔細(xì)考察了新的總線內(nèi)聯(lián)結(jié)構(gòu)，Cache存儲(chǔ)器組織與協(xié)議，指令集體系與I/O體系。其主要特征為：將PCI和Futurebus十這兩個(gè)最新的系統(tǒng)總線規(guī)范用作實(shí)例；擴(kuò)充了Cache存儲(chǔ)器的內(nèi)容，其中包括對指令集和數(shù)據(jù)Cache的考慮及Cache兩個(gè)層次的運(yùn)用；討論了DRAM組織的重要進(jìn)展；討論了RAID技術(shù)；詳細(xì)探討了SCSI并行和P1394串行總線規(guī)范；探討了多處理機(jī)系統(tǒng)中Cache的一致性和MESI協(xié)議；討論了含有許多微處理機(jī)的并行組織。本書可作為高等院校計(jì)算機(jī)專業(yè)的本科生、研究生和教師的教材或教學(xué)參考書，也可作為從事計(jì)算機(jī)研究與開發(fā)的人員的參考讀物。

作者簡介

暫缺《計(jì)算機(jī)組織與結(jié)構(gòu)：性能設(shè)計(jì) 第四版》作者簡介

圖書目錄

前言
第一篇  概    述
第1章  導(dǎo)論
1. 1  組織和結(jié)構(gòu)
1. 2  結(jié)構(gòu)和功能
1. 3  本書的提綱
第2章  計(jì)算機(jī)的演變和性能
2. 1  計(jì)算機(jī)簡史
2. 2  性能設(shè)計(jì)
2. 3  Pentium和PowerPC的進(jìn)展
2. 4  參考文獻(xiàn)
2. 5  習(xí)題

第二篇  計(jì)算機(jī)系統(tǒng)
第3章  系統(tǒng)總線
3. 1  計(jì)算機(jī)的部件
3. 2  計(jì)算機(jī)功能
3. 3  互連結(jié)構(gòu)
3. 4  總線互連
3. 5  PCI
3. 6  FUTUREBUS十
3. 7  參考文獻(xiàn)
3. 8  習(xí)題
附錄3A  時(shí)序圖
第4章  內(nèi)部存儲(chǔ)器
4. 1  計(jì)算機(jī)存儲(chǔ)系統(tǒng)概述
4. 2  半導(dǎo)體主存儲(chǔ)器
4. 3  cache存儲(chǔ)器
4. 4  高級DRAM結(jié)構(gòu)
4. 5  參考文獻(xiàn)
4. 6  習(xí)題
附錄4A  兩級存儲(chǔ)器的性能特點(diǎn)
第5章  外部存儲(chǔ)器
5. 1  磁盤
5. 2  RAID(冗余磁盤陣列)
5. 3  光存儲(chǔ)器
5. 4  磁帶
5. 5  參考文獻(xiàn)
5. 6  習(xí)題
第6章  輸入／輸出
6. 1  外部設(shè)備
6. 2  I／O模塊
6. 3  編程I／O
6. 4  中斷驅(qū)動(dòng)I／O
6. 5  存儲(chǔ)器直接存取(DMA)
6. 6  I／O通道相處理器
6. 7  外部接口
6. 8  參考文獻(xiàn)
6. 9  習(xí)題
第7章  操作系統(tǒng)支持
7. 1  操作系統(tǒng)概述
7. 2  調(diào)度
7. 3  存儲(chǔ)器管理
7. 4  參考文獻(xiàn)
7. 5  習(xí)題

第三篇  中央處理器
第8章  計(jì)算機(jī)算術(shù)
8. 1  算術(shù)和邏輯單元(ALU)
8. 2  整數(shù)表示
8. 3  整數(shù)算術(shù)
8. 4  浮點(diǎn)表示
8. 5  浮點(diǎn)算術(shù)
8. 6  參考文獻(xiàn)
8. 7  習(xí)題
附錄8A  數(shù)值系統(tǒng)
第9章  指令集：特征和功能
9. 1  機(jī)器指令特征
9. 2  操作數(shù)類型
9. 3  操作類型
9. 4  匯編語言
9. 5  參考文獻(xiàn)
9. 6  習(xí)題
附錄9A  堆棧
附錄9B  小端和大端次序以及位序
第10章  指令集：尋址方式和指令格式
10. 1  尋址方式
10. 2  指令格式
10. 3  參考文獻(xiàn)
10. 4  習(xí)題
第11章  CPU結(jié)構(gòu)和功能
11. 1  處理器組織
11. 2  寄存器組織
11. 3  指令周期
11. 4  指令流水
11. 5  Pentium處理器
11. 6  PowerPC處理器
11. 7  參考文獻(xiàn)
11. 8  習(xí)題
第12章  精簡指令集計(jì)算機(jī)
12. 1  指令執(zhí)行特征
12. 2  大寄存器文件的使用
12. 3  基于編譯器的寄存器優(yōu)化
12. 4  精簡指令集結(jié)構(gòu)
12. 5  RISC流水
12. 6  Motorola 88000
12. 7  MIPS R4000
12. 8  RISC與CISC爭論
12. 9  參考文獻(xiàn)
12. 10  習(xí)題
第13章  超標(biāo)量處理器
13. 1  概述
13. 2  設(shè)計(jì)考慮
13. 3  PowerPC
13. 4  Pentium
13. 5  參考文獻(xiàn)
13. 6  習(xí)題

第四篇  控  制  器
第14章  控制器操作
14. 1  微操作
14. 2  CPU控制
14. 3  硬線式實(shí)現(xiàn)
14. 4  參考文獻(xiàn)
14. 5  習(xí)題
第15章  微程序式控制
15. 1  基本概念
15. 2  微指令排序
15. 3  微指令執(zhí)行
15. 4  TI 8800
15. 5  微程序應(yīng)用
15. 6  參考文獻(xiàn)
15. 7  習(xí)題

第五篇  并行組織
第16章并行處理
16. 1  多處理
16. 2  cache一致性和MESI協(xié)議
16. 3  向量計(jì)算
16. 4  并行處理
16. 5  參考文獻(xiàn)
16. 6  習(xí)題
附錄A  數(shù)字邏輯
A. 1  布爾代數(shù)
A. 2  門
A. 3  組合電路
A. 4  時(shí)序電路
A. 5  參考文獻(xiàn)
A. 6  習(xí)題
參考文獻(xiàn)