從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn)：實(shí)驗(yàn)練習(xí)與Verilog語(yǔ)法手冊(cè)

　　本書(shū)是《從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn)：復(fù)雜數(shù)字邏輯系統(tǒng)的VerilogHDL設(shè)計(jì)技術(shù)和方法》的配套用書(shū)。主要內(nèi)容包括12個(gè)實(shí)驗(yàn)練習(xí)和Verilog的語(yǔ)法手冊(cè)。各個(gè)實(shí)驗(yàn)由淺入深，從簡(jiǎn)單到復(fù)雜，介紹了用Verilog語(yǔ)言設(shè)計(jì)數(shù)字電路系統(tǒng)的實(shí)用方法與技術(shù)，有較強(qiáng)的實(shí)踐性和指導(dǎo)意義。語(yǔ)法部分包括標(biāo)志符的使用、基本語(yǔ)句以及系統(tǒng)任務(wù)和函數(shù)的介紹，內(nèi)容較為詳盡，可方便學(xué)生和工程技術(shù)人員查詢使用，對(duì)學(xué)習(xí)Verilog語(yǔ)言能起到很好的幫助作用。

暫缺《從算法設(shè)計(jì)到硬線邏輯的實(shí)現(xiàn)：實(shí)驗(yàn)練習(xí)與Verilog語(yǔ)法手冊(cè)》作者簡(jiǎn)介