結(jié)構(gòu)化計(jì)算機(jī)組成（原書(shū)第4版）

出版者的話
專(zhuān)家指導(dǎo)委員會(huì)
作者簡(jiǎn)介
譯者序
前言
第1章 概述
1.1 結(jié)構(gòu)化計(jì)算機(jī)組成
1.1.1 語(yǔ)言、層次和虛擬機(jī)
1.1.2 現(xiàn)代多層計(jì)算機(jī)
1.1.3 多層次計(jì)算機(jī)的演化
1.2 計(jì)算機(jī)體系結(jié)構(gòu)的里程碑
1.2.1 第零代--機(jī)械計(jì)算機(jī) (1642--1945)
1.2.2 第一代--電子管計(jì)算機(jī) (1945--1955)
1.2.3 第二代--晶體管計(jì)算機(jī) (1955--1965)
1.2.4 第三代--集成電路計(jì)算機(jī) (1965--1980)
1.2.5 第四代--超大規(guī)模集成電路計(jì)算機(jī) (1980--?)
1.3 計(jì)算機(jī)家族
1.3.1 技術(shù)和經(jīng)濟(jì)的推動(dòng)
1.3.2 計(jì)算機(jī)掃視
1.4 系列計(jì)算機(jī)舉例
1.4.1 Pentium II簡(jiǎn)介
1.4.2 UltraSPARC II簡(jiǎn)介
1.4.3 picoJava II簡(jiǎn)介
1.5 本書(shū)概覽
習(xí)題
第2章 計(jì)算機(jī)系統(tǒng)組成
2.1 處理器
2.1.1 CPU的組成
2.1.2 指令執(zhí)行
2.1.3 RISC和CISC
2.1.4 現(xiàn)代計(jì)算機(jī)設(shè)計(jì)原則
2.1.5 指令級(jí)并行
2.1.6 處理器級(jí)并行
2.2 主存儲(chǔ)器
2.2.1 存儲(chǔ)位
2.2.2 內(nèi)存編址
2.2.3 字節(jié)順序
2.2.4 糾錯(cuò)碼
2.2.5 高速緩存
2.2.6 內(nèi)存條及其類(lèi)型
2.3 輔助存儲(chǔ)器
2.3.1 層次存儲(chǔ)結(jié)構(gòu)
2.3.2 磁盤(pán)
2.3.3 軟盤(pán)
2.3.4 IDE盤(pán)
2.3.5 SCSI盤(pán)
2.3.6 RAID盤(pán)
2.3.7 只讀光盤(pán)
2.3.8 可刻光盤(pán)
2.3.9 可擦寫(xiě)光盤(pán)
2.3.10 DVD
2.4 輸入輸出設(shè)備
2.4.1 總線
2.4.2 終端
2.4.3 鼠標(biāo)
2.4.4 打印機(jī)
2.4.5 調(diào)制解調(diào)器
2.4.6 字符編碼
2.5 小結(jié)
習(xí)題
第3章 數(shù)字邏輯層
3.1 門(mén)和布爾代數(shù)
3.1.1 門(mén)
3.1.2 布爾代數(shù)
3.1.3 布爾函數(shù)的實(shí)現(xiàn)
3.1.4 等價(jià)電路
3.2 基本數(shù)字邏輯電路
3.2.1 集成電路
3.2.2 組合邏輯電路
3.2.3 算術(shù)電路
3.2.4 時(shí)鐘
3.3 內(nèi)存
3.3.1 鎖存器
3.3.2 觸發(fā)器
3.3.3 寄存器
3.3.4 內(nèi)存組成
3.3.5 內(nèi)存芯片
3.3.6 RAM和ROM
3.4 CPU芯片和總線
3.4.1 CPU芯片
3.4.2 計(jì)算機(jī)總線
3.4.3 總線寬度
3.4.4 總線時(shí)鐘
3.4.5 總線仲裁
3.4.6 總線操作
3.5 CPU芯片舉例
3.5.1 Pentium II
3.5.2 UltraSPARC II
3.5.3 picoJavs II
3.6 總線舉例
3.6.1 ISA總線
3.6.2 PCI總線
3.6.3 通用串行總線
3.7 接口電路
3.7.1 輸入輸出芯片
3.7.2 地址譯碼
3.8 小結(jié)
習(xí)題
第4章 微體系結(jié)構(gòu)層
4.1 微體系結(jié)構(gòu)舉例
4.1.1 數(shù)據(jù)通路
4.1.2 微指令
4.1.3 微指令控制：Mic-1
4.2 指令系統(tǒng)舉例：IJVM
4.2.1 堆棧
4.2.2 IJVM內(nèi)存模型
4.2.3 IJVM指令集
4.2.4 將Java編譯為IJVM
4.3 實(shí)現(xiàn)舉例
4.3.1 微指令和符號(hào)語(yǔ)言
4.3.2 用Mic-1實(shí)現(xiàn)IJVM
4.4 微體系結(jié)構(gòu)層設(shè)計(jì)
4.4.1 速度與價(jià)格
4.4.2 縮短指令執(zhí)行路徑長(zhǎng)度
4.4.3 帶預(yù)取的設(shè)計(jì)：Mic-2
4.4.4 流水線設(shè)計(jì)：Mic'3
4.4.5 七段流水線設(shè)計(jì)：Mic-4
4.5 提高性能
4.5.1 高速緩存
4.5.2 分支預(yù)測(cè)
4.5.3 亂序執(zhí)行和寄存器重命名
4.5.4 推測(cè)執(zhí)行
4.6 微體系結(jié)構(gòu)層舉例
4.6.1 Pentium II CPU的微體系結(jié)構(gòu)
4.6.2 UltraSPARC-II CPU的微體系結(jié)構(gòu)
4.6.3 pioJavaII CPU的微體系結(jié)構(gòu)
4.6.4 三種CPU的比較
4.7 小結(jié)
習(xí)題
第5章 指令系統(tǒng)層
5.1 指令系統(tǒng)層概述
5.1.1 指令系統(tǒng)層的性質(zhì)
5.1.2 存儲(chǔ)模式
5.1.3 寄存器
5.1.4 指令
5.1.5 PentiumII指令系統(tǒng)層概述
5.1.6 UltraSPARCII指令系統(tǒng)層概述
5.1.7 Java虛擬機(jī)指令系統(tǒng)層概述
5.2 數(shù)據(jù)類(lèi)型
5.2.1 數(shù)值數(shù)據(jù)類(lèi)型
5.2.2 非數(shù)值數(shù)據(jù)類(lèi)型
5.2.3 Pentium II的數(shù)據(jù)類(lèi)型
5.2.4 UltraSPARCII的數(shù)據(jù)類(lèi)型
5.2.5 Java虛擬機(jī)的數(shù)據(jù)類(lèi)型
5.3 指令格式
5.3.1 指令格式設(shè)計(jì)標(biāo)準(zhǔn)
5.3.2 操作碼擴(kuò)展
5.3.3 Pentium II指令格式
5.3.4 UltraSPARCII指令格式
5.3.5 Java虛擬機(jī)指令格式
5.4 尋址
5.4.1 尋址方式
5.4.2 立即尋址
5.4.3 直接尋址
5.4.4 寄存器尋址
5.4.5 寄存器間接尋址
5.4.6 變址尋址
5.4.7 基址變址尋址
5.4.8 堆棧尋址
5.4.9 轉(zhuǎn)移指令的尋址方式
5.4.10 操作碼和尋址方式的關(guān)系
5.4.11 PentiumII的尋址方式
5.4.12 UltraSPARCII的尋址方式
5.4.13 Java虛擬機(jī)尋址方式
5.4.14 尋址方式討論
5.5 指令類(lèi)型
5.5.1 數(shù)據(jù)移動(dòng)指令
5.5.2 雙操作數(shù)指令
5.5.3 單操作數(shù)指令
5.5.4 比較和條件轉(zhuǎn)移指令
5.5.5 過(guò)程調(diào)用指令
5.5.6 循環(huán)控制指令
5.5.7 輸入輸出指令
5.5.8 Pentium II指令系統(tǒng)
5.5.9 UltraSPARCll指令系統(tǒng)
5.5.10 picoJavaII指令系統(tǒng)
5.5.11 指令集比較
5.6 控制流
5.6.1 順序控制流和轉(zhuǎn)移
5.6.2 過(guò)程
5.6.3 協(xié)同過(guò)程
5.6.4 陷阱
5.6.5 中斷
5.7 詳細(xì)舉例：漢諾塔
5.7.1 PentiumII匯編語(yǔ)言實(shí)現(xiàn)的漢諾塔
5.7.2 UltraSPARC II匯編語(yǔ)言實(shí)現(xiàn)的漢諾塔
5.7.3 Java虛擬機(jī)匯編語(yǔ)言實(shí)現(xiàn)的漢諾塔
5.8 Intel的IA-64
5.8.1 Pentium II的問(wèn)題
5.8.2 IA-64模型：顯式并行指令計(jì)算
5.8.3 判定
5.8.4 預(yù)取
5.8.5 現(xiàn)實(shí)障礙
5.9 小結(jié)
習(xí)題
第6章 操作系統(tǒng)層
6.1 虛擬內(nèi)存
6.1.1 內(nèi)存分頁(yè)
6.1.2 內(nèi)存分頁(yè)的實(shí)現(xiàn)
6.1.3 請(qǐng)求調(diào)頁(yè)和工作集模型
6.1.4 頁(yè)置換策略
6.1.5 頁(yè)大小和碎片
6.1.6 分段
6.1.7 分段的實(shí)現(xiàn)
6.1.8 PentiumII中的虛擬內(nèi)存
6.1.9 UltraSPARC的虛擬內(nèi)存
6.1.10 虛擬內(nèi)存和高速緩存
6.2 虛擬輸入輸出指令
6.2.1 文件
6.2.2 虛擬輸入輸出指令的實(shí)現(xiàn)
6.2.3 目錄管理指令
6.3 用于并行處理的虛擬指令
6.3.1 進(jìn)程創(chuàng)建
6.3.2 競(jìng)爭(zhēng)條件
6.3.3 使用信號(hào)量的進(jìn)程同步
6.4 操作系統(tǒng)實(shí)例
6.4.1 簡(jiǎn)介
6.4.2 虛擬內(nèi)存實(shí)例
6.4.3 虛擬輸入輸出實(shí)例
6.4.4 進(jìn)程管理實(shí)例
6.5 小結(jié)
習(xí)題
第7章 匯編語(yǔ)言層
7.1 匯編語(yǔ)言簡(jiǎn)介
7.1.1 什么是匯編語(yǔ)言
7.1.2 為什么使用匯編語(yǔ)言
7.1.3 匯編語(yǔ)言語(yǔ)句的格式
7.1.4 偽指令
7.2 宏
7.2.1 宏定義、調(diào)用和擴(kuò)展
7.2.2 帶參數(shù)的宏
7.2.3 高級(jí)特性
7.2.4 匯編器中宏處理的實(shí)現(xiàn)
7.3 匯編過(guò)程
7.3.1 兩趟匯編的匯編器
7.3.2 第一趟掃描
7.3.3 第二趟掃描
7.3.4 符號(hào)表
7.4 鏈接和加載
7.4.1 鏈接器的功能
7.4.2 目標(biāo)模塊的結(jié)構(gòu)
7.4.3 綁定時(shí)間和動(dòng)態(tài)重定位
7.4.4 動(dòng)態(tài)鏈接
7.5 小結(jié)
習(xí)題
第8章 并行計(jì)算機(jī)體系結(jié)構(gòu)
8.1 并行計(jì)算機(jī)設(shè)計(jì)中的主要問(wèn)題
8.1.1 通信模型
8.1.2 互連網(wǎng)絡(luò)
8.1.3 性能
8.1.4 軟件
8.1.5 并行計(jì)算機(jī)的分類(lèi)
8.2 SIMD計(jì)算機(jī)
8.2.1 陣列處理機(jī)
8.2.2 向量處理機(jī)
8.3 共享內(nèi)存的多處理器系統(tǒng)
8.3.1 內(nèi)存語(yǔ)義
8.3.2 基于UMA總線的SMP體系結(jié)構(gòu)
8.3.3 使用交叉開(kāi)關(guān)的UMA多處理器系統(tǒng)
8.3.4 使用多級(jí)交換網(wǎng)絡(luò)的UMA多處理器系統(tǒng)
8.3.5 NUMA多處理器系統(tǒng)
8.3.6 cache一致的NUMA多處理器系統(tǒng)
8.3.7 COMA多處理器系統(tǒng)
8.4 基于消息傳遞的多計(jì)算機(jī)系統(tǒng)
8.4.1 MPP：大規(guī)模并行處理機(jī)
8.4.2 COW：工作站集群
8.4.3 調(diào)度
8.4.4 用于多計(jì)算機(jī)系統(tǒng)的通信軟件
8.4.5 應(yīng)用層的共享內(nèi)存
8.5 小結(jié)
習(xí)題
第9章 推薦讀物和參考文獻(xiàn)
9.1 推薦讀物
9.1.1 一般性和介紹性的讀物
9.1.2 計(jì)算機(jī)系統(tǒng)組成
9.1.3 數(shù)字邏輯層
9.1.4 微體系結(jié)構(gòu)層
9.1.5 指令系統(tǒng)層
9.1.6 操作系統(tǒng)層
9.1.7 匯編語(yǔ)言層
9.1.8 并行計(jì)算機(jī)體系結(jié)構(gòu)
9.1.9 二進(jìn)制數(shù)和浮點(diǎn)數(shù)
9.2 參考文獻(xiàn)
附錄A 二進(jìn)制數(shù)
附錄B 浮點(diǎn)數(shù)
索引